Estados Unidos
B&A
Efficient Computer
Engenheiro Líder de Design RTL
Estados Unidos
San Francisco, California, United States · Pittsburgh, Pennsylvania, United States · Austin, Texas, United States
Tradução automática. Consulte o original.
Sobre a oportunidade
A Efficient Computer está repensando a computação desde a base para resolver um dos maiores desafios da IA: energia. Nossa arquitetura Fabric oferece uma melhoria de 10 a 100x na eficiência energética para computação de propósito geral, incluindo IA, ao mesmo tempo em que suporta linguagens de programação e frameworks de software familiares — desbloqueando novas possibilidades para máquinas autônomas, infraestrutura inteligente, dispositivos vestíveis e sistemas espaciais. Com nosso primeiro processador, Electron E1, já sendo enviado em volume e mais de US$ 97 milhões em financiamento Série B anunciados recentemente, estamos acelerando as implementações para clientes e escalando nossa arquitetura para o desempenho de data centers. Junte-se a nós para construir o hardware e o software que levam inteligência para onde for necessário e ajude a moldar a próxima geração da computação.
Estamos buscando um Engenheiro Líder de Design RTL para ser responsável pela definição da microarquitetura e implementação RTL em todo o fabric de execução de fluxo de dados, subsistema de memória, interconexão/NoC no chip, lógica de baixo consumo e integração de IP de periféricos padrão (RiscV, NVM, I2S, I2C). Você trabalhará desde a especificação da arquitetura até o RTL pronto para síntese, colaborando com arquitetos, microarquitetos, líderes de DV, design físico e equipes de firmware para realizar o tape-out de um SoC líder do setor em eficiência energética.
Esta é uma oportunidade única de fazer parte de uma organização de engenharia de HW recém-formada e ter influência em nossos produtos e processos à medida que avançamos dos estágios iniciais de desenvolvimento de produto para o lançamento no mercado e produção em escala. Junte-se à nossa equipe e ajude-nos a moldar o futuro da computação na borda e além!
Por que se juntar à Efficient?
Construa o que vem a seguir. Na Efficient, você enfrentará grandes desafios com espaço para assumir a responsabilidade e causar impacto. Nós o apoiamos com remuneração competitiva, participação acionária, contrapartida 401(k), benefícios pagos pela empresa, licença parental remunerada e flexibilidade — além de oportunidades para desenvolver suas habilidades e carreira à medida que crescemos.
Principais Responsabilidades
- Definição de microarquitetura (foco principal): Ser responsável pelo design e definição da microarquitetura do processador e da unidade de computação, incluindo pipelines de fluxo de dados, unidades de execução e interfaces. Definir metas de desempenho, potência e área, e orientar a equipe para alcançá-las.
- Interconexões no chip e integração de sistema: Definir e conduzir o design de redes no chip e o movimento de dados através do fabric, equilibrando desempenho, escalabilidade e restrições de implementação em colaboração com o design físico.
- Subsistema de memória e arquitetura de sistema: Definir a interface para o subsistema de memória, incluindo movimento de dados, ordenação e comportamento de sincronização, garantindo um modelo limpo e escalável para software e futura expansão do sistema.
- Reconfiguração e modelo de execução: Liderar a arquitetura de configuração, agendamento e execução de cargas de trabalho no fabric, incluindo suporte a múltiplos kernels e interação com sistemas host.
- Gerenciamento de energia e design de baixo consumo: Conduzir a arquitetura de energia em todo o design, incluindo clock, reset, domínios de energia e estratégias de baixo consumo para atingir metas agressivas de energia e eficiência.
- Co-design HW/SW: Colaborar estreitamente com as equipes de compiladores e software para definir o modelo de execução de hardware, garantindo o mapeamento eficiente de cargas de trabalho na arquitetura.
Especificações, Documentações e Revisões: Autorar e ser responsável pelos documentos de especificação de uArch para blocos atribuídos; conduzir revisões de design com stakeholders de arquitetura, compiladores, DV e design físico.
- Mentoria e melhoria de processos: Orientar engenheiros RTL seniores e juniores; revisar RTL, sinalizar riscos de microarquitetura e aplicar padrões de estilo de codificação e lint-clean em toda a equipe.
- Condução de métricas de PPA: Participar de ciclos de análise de PPA: sintetizar blocos regularmente, revisar relatórios de área/timing/potência e fazer compensações baseadas em dados em relação aos requisitos de desempenho e recursos.
- Colaboração com DV: Colaborar com líderes de DV para definir/revisar planos de verificação; fornecer cenários de teste direcionados para casos de borda de execução de grafos, condições de contrapressão e transições de estado de energia.
- Bring-up de silício: Apoiar o bring-up de silício: contribuir com diretrizes de scan/ATPG, revisar a inserção de DFT e fornecer assistência de depuração em nível de RTL durante a validação em laboratório.
Qualificações e Experiência Exigidas
- 8+ anos de experiência em design RTL com responsabilidade de tape-out de design baseado em fluxo de dados, redes no chip, subsistemas de memória ou integração de periféricos em um processador ou SoC acelerador.
- Proficiência profunda em SystemVerilog para RTL — synthesis-clean, lint-clean, timing-aware; capaz de projetar máquinas de estado complexas, arbitradores, controladores de fluxo de tokens e lógica de datapath do zero.
- Sólida compreensão de modelos de execução paralela: arquiteturas de fluxo de dados, SIMD ou matriz sistólica; familiaridade com os desafios de hardware da avaliação de regras de disparo baseadas em tokens e sincronização produtor-consumidor.
- Experiência prática com design de memória no chip: wrappers de SRAM, scratchpad/TCM, banking e interfaces de registro mapeadas em memória.
- Experiência com técnicas de RTL de baixo consumo: fluxos orientados por UPF, clock gating, domínios de energia, registros de retenção e lógica de wakeup AON.
- Familiaridade com pelo menos um protocolo de barramento padrão no chip (AXI, AHB, APB, TileLink ou equivalente a NoC) no nível de implementação RTL.
- Experiência em levar RTL através de síntese e fechamento de timing; capacidade de ler e agir sobre restrições SDC, relatórios de STA e resumos de QoR de síntese.
- Fortes habilidades de comunicação escrita; capaz de produzir especificações de uArch e material de revisão de design de forma independente.
- Experiência com toolchains de compiladores de memória
Qualificações e Experiência Desejadas
- Responsabilidade anterior em RTL de um motor de fluxo de dados, unidade de processamento neural (NPU) ou arquitetura DSP de streaming com gerenciamento explícito de tokens produtor-consumidor.
- Experiência colaborando com equipes de compiladores ou otimização de grafos para co-projetar modelos de execução de hardware e representações de IR de grafos.
- Familiaridade com RTL de controlador NVM (MRAM, RRAM), incluindo ECC, sequenciamento de programa/apagamento e casos de uso de armazenamento de pesos de modelos.
- Experiência com orçamentos de energia de classe IoT (sub-10 mW ativo, sub-100 µW em standby) e as escolhas de design RTL que eles exigem.
- Familiaridade com padrões de segurança funcional (ISO 26262, IEC 61508) aplicados à detecção de erros no fabric de execução e isolamento de domínios de energia.
- Exposição a formatos de grafos de frameworks de IA (ONNX, TFLite) e compreensão de como a compilação de grafos mapeia para primitivas de execução de hardware.
- Créditos de tape-out em um SoC de IA de borda, IoT ou vestível em 12nm ou inferior.
- Experiência com verificação formal de lógica de controle de fluxo, ausência de deadlock ou conformidade com protocolos de barramento.
Oferecemos um salário base competitivo para esta função, geralmente variando de US$ 200,000 a US$ 275,000, além de um bônus anual de 10%, participação acionária significativa e benefícios abrangentes. A remuneração final dependerá da experiência, nível e localização, com flexibilidade para o candidato certo.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil