StrideCare
NVIDIA
Senior Signal Integrity Engineer – LPU Packaging
Über die Stelle
NVIDIA gestaltet seit mehr als 25 Jahren die Computergrafik, das PC-Gaming und das beschleunigte Computing neu. Wir haben ein unglaubliches Erbe an Innovationen geschaffen, das durch großartige Technologie und erstaunliche Menschen angetrieben wird. Heute nutzen wir das unbegrenzte Potenzial der KI, um die nächste Ära des Computings zu definieren. Als NVIDIAN tauchen Sie in ein vielfältiges, unterstützendes Umfeld ein, in dem jeder inspiriert ist, die Arbeit seines Lebens zu leisten. Kommen Sie ins Team und sehen Sie, wie Sie einen bleibenden Einfluss auf die Welt haben können.
NVIDIA sucht nun einen Senior Signal Integrity Engineer für unser Packaging and Systems Team! In dieser Rolle treiben Sie das Design, die Simulation und die Korrelation von Hochgeschwindigkeits-SerDes-Kanälen für fortschrittliche Pakete der nächsten Generation und Rechenzentrumsplattformen voran. Sie arbeiten über Silizium-, Paket-, Platinen- und Systemgrenzen hinweg, um robuste Hochgeschwindigkeits-Interconnect-Lösungen für anspruchsvolle HPC- und KI-Anwendungen zu entwickeln, bei denen die Signalintegrität für Leistung, Skalierbarkeit und Zuverlässigkeit entscheidend ist!
Wir haben einige der fortschrittlichsten und fleißigsten Menschen der Welt bei uns und aufgrund des beispiellosen Wachstums wachsen unsere erstklassigen Ingenieurteams schnell. Wenn Sie kreativ, neugierig und motiviert sind und eine echte Leidenschaft für Technologie haben, möchten wir von Ihnen hören!
IHRE AUFGABEN
- Führen des Designs und der Analyse der Signalintegrität für Hochgeschwindigkeits-SerDes-Kanäle über Die-, Paket-, Platinen-, Steckverbinder-, Sockel- und Kabelverbindungen hinweg
- Entwickeln und Ausführen von Simulationsabläufen für fortschrittliche Verpackungstechnologien, einschließlich 2.5D, 3D und Multi-Die-Integration, mit starkem Fokus auf Kanalverluste, Diskontinuitäten, Rückwegverhalten und Übersprechen
- Aufbauen und Optimieren von Co-Simulationsmethoden für Chip-Paket-Platine für HPC- und Rechenzentrumssysteme der nächsten Generation
- Steuern der SI-Modellierung und Designoptimierung für Paket-Escapes, Vias, Breakouts, Interposer, Substrate, Sockel und andere kritische Kanalstrukturen
- Durchführen von Pre-Layout- und Post-Layout-Signalintegritätsanalysen, Erstellen von Designrichtlinien und Überprüfen von Layouts, um sicherzustellen, dass die elektrischen Leistungsziele erreicht werden
- Korrelieren von Simulationen mit Labormessungen unter Verwendung von TDR, VNA, Oszilloskop und verwandten Messtechniken zur Verbesserung der Modellgenauigkeit und der Signoff-Zuverlässigkeit
- Enge Zusammenarbeit mit ASIC-, Paket-, Platinen-, Mechanik-, Wärme- und Validierungsteams zur gemeinsamen Optimierung der elektrischen Leistung über den gesamten Produktstapel hinweg
- Unterstützung bei der Schnittstellen-Inbetriebnahme, -Fehlerbehebung und -Margenanalyse sowie Hilfe bei der Übersetzung von Korrelationserkenntnissen in verbesserte Designmethoden und wiederverwendbare Abläufe
- Automatisieren von Analysen, Datenverarbeitung und Visualisierung zur Verbesserung der Produktivität und Skalierung der SI-Methodik über mehrere Programme hinweg
WAS WIR SEHEN MÖCHTEN
- BS, MS oder PhD in Elektrotechnik oder gleichwertige Erfahrung
- 8+ Jahre Branchenerfahrung in Signalintegrität, Hochgeschwindigkeits-Interconnect-Design oder verwandten Hardwareentwicklungsrollen
- Starker Hintergrund in Elektromagnetik, Übertragungsleitungstheorie, Kanalmodellierung und Hochgeschwindigkeits-Seriell-Link-Verhalten *
- Nachgewiesene Erfahrung mit Hochgeschwindigkeits-SerDes-Design und -Analyse für fortschrittliche Verpackungen und/oder groß angelegte Systemanwendungen *
- Praktische Erfahrung mit branchenüblichen SI-Tools wie Ansys HFSS, SIwave, Cadence Sigrity, ADS, HSPICE oder gleichwertig
- Erfahrung im Aufbau und der Nutzung von Kanalmodellen, S-Parametern, IBIS-AMI-basierten Abläufen und Zeit-/Frequenzbereich-Analysetechniken *
- Starkes Verständnis von NRZ- und PAM4-Signalisierung, Entzerrungstechniken, Jitter/Rauschmechanismen und End-to-End-Kanalbudgets *
- Erfahrung mit Simulations-zu-Messungs-Korrelation und laborbasierter Modellvalidierung mit VNA-, TDR- und Hochgeschwindigkeits-Oszilloskopmessungen *
- Fähigkeit, effektiv in funktionsübergreifenden Teams zu arbeiten und technische Entscheidungen in einem sich schnell entwickelnden Produktumfeld voranzutreiben
SO HEBEN SIE SICH AB
- Erfahrung mit Paket- und System-SI für PCIe, CXL, NVLink, Ethernet oder andere Hochgeschwindigkeits-Compute- und Netzwerkschnittstellen
- Tiefes Wissen über fortschrittliche Verpackungsstrukturen, Substrattechnologien und Chip-Paket-Platinen-Co-Design
- Hintergrund in SI-Design für Rechenzentren, KI-Infrastruktur oder HPC-Plattformen
- Erfahrung in der Verbesserung der SI-Signoff-Methodik, im Aufbau wiederverwendbarer Automatisierungsabläufe oder in der Steuerung der Entwicklung von Designregeln
- Vertrautheit mit Mixed-Domain-Kompromissen über SI, PI, thermische, mechanische und Fertigungsaspekte hinweg
#LI-Hybrid
Bewerbungen für diese Stelle werden mindestens bis zum 6. September 2026 angenommen.
Diese Ausschreibung bezieht sich auf eine bestehende Stelle.
NVIDIA nutzt KI-Tools in seinen Rekrutierungsprozessen.
Ihr Grundgehalt wird basierend auf Ihrem Standort, Ihrer Erfahrung und dem Gehalt von Mitarbeitern in ähnlichen Positionen ermittelt. Die Gehaltsspanne für das Grundgehalt beträgt 168,000 USD - 264,500 USD für Level 4 und 196,000 USD - 310,500 USD für Level 5. Sie haben außerdem Anspruch auf Aktienoptionen und Leistungen unter nvidia.com/en-us/benefits/.
NVIDIA setzt sich für die Förderung eines integrativen Arbeitsumfelds ein und ist stolz darauf, ein Arbeitgeber zu sein, der Chancengleichheit bietet. Da wir Vielfalt in unseren derzeitigen und zukünftigen Mitarbeitern sehr schätzen, diskriminieren wir (auch in unseren Einstellungs- und Beförderungspraktiken) nicht aufgrund von Rasse, Religion, Hautfarbe, nationaler Herkunft, Geschlecht, Geschlechtsausdruck, sexueller Orientierung, Alter, Familienstand, Veteranenstatus, Behinderungsstatus oder anderen gesetzlich geschützten Merkmalen.
