HEARTLAND BUSINESS SYSTEMS LLC
Apple
Engenheiro de Metodologia e Fluxo de Design de Células Padrão
DESCRIÇÃO
Você tem paixão por integrar um grupo de Engenharia de Design Digital de classe mundial e transformar ideias criativas e revolucionárias em realidade? Você aplicará fundamentos de engenharia e começará do zero, se necessário, trazendo ideias inovadoras e pioneiras para o mundo real. Você ajudará a projetar as ferramentas que nos permitem oferecer aos clientes experiências que eles nunca imaginaram antes. Temos uma oportunidade extraordinária para Engenheiros de Metodologia e Fluxo de Design de Células Padrão. Nesta função de alta visibilidade, você estará no centro de um esforço de design de processadores, trabalhando com a equipe de circuitos digitais personalizados e desenvolvimento de bibliotecas, causando um impacto crítico na entrega de produtos de qualidade ao mercado com rapidez.
Imagine-se no centro do nosso design de processadores de ponta em tecnologias de submicra profundos e em designs de bibliotecas de células padrão. Você terá a oportunidade de integrar e apresentar novos insights, além de trabalhar com uma equipe de engenheiros talentosos. Nesta função em nossa equipe de circuitos personalizados, você irá:
- Atuar como interface para a equipe interna de CAD para o planejamento de fluxos de produção e com a fundição sobre os requisitos de PDK.
- Colaborar com a equipe de tecnologia em novos requisitos de processo e trabalhar com a equipe de design/CAD para habilitar ferramentas/fluxos relevantes.
- Implementar blocos digitais sofisticados em Verilog/SystemVerilog, executar simulações ou verificações formais para validação.
- Usar técnicas de análise de dados e/ou modelos sofisticados de Machine Learning para estudar as tendências de circuitos em temporização, potência e área, e para detectar potencialmente problemas de qualidade em grandes conjuntos de dados.
QUALIFICAÇÕES MÍNIMAS
Bacharelado e um mínimo de 3 anos de experiência relevante na indústria.
QUALIFICAÇÕES PREFERENCIAIS
Pelo menos 5+ anos em Caracterização de Bibliotecas, Modelagem de Temporização/Potência/Ruído CCS/Variação, Formatos Liberty, simulação Spice, fluxos de Análise Estática de Temporização e Potência, etc. Experiência com modelagem de temporização de grandes macros personalizadas e flops sequenciais complexos. Exposição a Design For Test, conceito de scan e escrita de RTL compatível com DFT. Compreensão de todos os aspectos de especificação de implementação, design, temporização, potência e automação de fluxo. Conhecimento de análise de dados e ML para estudar tendências de dados e realizar QA em grandes conjuntos de dados com automação. Habilidades de automação de fluxo no desenvolvimento e integração de células padrão para melhorar a eficiência da execução. Experiência no uso de Python/TCL/Perl. Conhecimento de modelagem FE/Verilog e/ou VHDL, e experiência com várias ferramentas de EDA para caracterização, síntese, place-route, simulação Verilog, simulação spice, verificação formal, DRC/LVS, extração RC e/ou caracterização de bibliotecas. Compreensão comprovada de física de dispositivos e processos. Familiaridade com o ecossistema de fundição e práticas de benchmarking.
