Vereinigte Staaten
Roku
Tenstorrent
DFT Engineer
Vereinigte Staaten
Santa Clara, California, United States
Python
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Tenstorrent ist führend in der Branche bei modernster KI-Technologie und revolutioniert Leistungserwartungen, Benutzerfreundlichkeit und Kosteneffizienz. Da KI das Paradigma des Computings neu definiert, müssen sich Lösungen weiterentwickeln, um Innovationen in Softwaremodellen, Compilern, Plattformen, Netzwerken und Halbleitern zu vereinen. Unser vielfältiges Team von Technikern hat von Grund auf eine leistungsstarke RISC-V-CPU entwickelt und teilt eine Leidenschaft für KI und den tiefen Wunsch, die bestmögliche KI-Plattform aufzubauen. Wir schätzen Zusammenarbeit, Neugier und das Engagement, schwierige Probleme zu lösen. Wir erweitern unser Team und suchen Mitwirkende aller Erfahrungsstufen.
Tenstorrent sucht eine Person, die bereit ist, die Herausforderung anzunehmen, an einem hochkarätigen Projekt zu arbeiten, bei dem wir mehrere Chiplets in einem System-in-Package entwerfen und integrieren, in Zusammenarbeit mit externen Stakeholdern. Sie werden mit Tenstorrent-Experten und Führungskräften weltweit in den USA, Japan und anderen Ländern zusammenarbeiten und uns helfen, unser IP noch besser zu machen. In dieser Rolle sind Sie für die DFT-Implementierung mit branchenüblichen Tools für das Design von Hochgeschwindigkeits-CPU-Kernen verantwortlich.
Diese Stelle ist remote mit Sitz in den Vereinigten Staaten.
Wir begrüßen Kandidaten mit verschiedenen Erfahrungsstufen für diese Stelle. Während des Interviewprozesses werden die Kandidaten für das entsprechende Niveau bewertet, und die Angebote werden diesem Niveau entsprechen, das von dem in dieser Ausschreibung abweichen kann.
Was Sie lernen werden
- Wie man DFT-Strategien für fortschrittliche Multi-Chiplet- und System-in-Package-Designs entwickelt.
- Wie Tenstorrent Testbarkeit, Silicon-Bring-up und Fertigungsbereitschaft für Hochleistungs-CPU-Programme angeht.
- Wie man mit globalen Teams und externen Stakeholdern an komplexen Silicon-Entwicklungsprojekten zusammenarbeitet.
- Wie man die DFT-Ausführung durch Automatisierung, tiefere funktionsübergreifende Zusammenarbeit und kontinuierliche IP-Verbesserung skaliert.
Dieses Stellenangebot steht unter dem Vorbehalt, dass der Bewerber berechtigt ist, auf US-exportkontrollierte Technologie zuzugreifen. Aufgrund der US-Exportgesetze, einschließlich der in den US-Export Administration Regulations (EAR) kodifizierten Gesetze, ist das Unternehmen verpflichtet, die Einhaltung dieser Gesetze bei der Übertragung von Technologie an Staatsangehörige bestimmter Länder (wie EAR-Ländergruppen D:1, E1 und E2) sicherzustellen. Diese Anforderungen gelten für Personen, die sich in den USA und in allen Ländern außerhalb der USA befinden. Da die angebotene Stelle direkten und/oder indirekten Zugang zu Informationen, Systemen oder Technologien haben wird, die diesen Gesetzen unterliegen, kann das Angebot von Ihrer Staatsbürgerschaft/Ihrem unbefristeten Aufenthaltsstatus oder Ihrer Fähigkeit, eine vorherige Lizenzerteilung vom US-Handelsministerium oder der zuständigen Bundesbehörde zu erhalten, abhängig sein. Wenn eine Anstellung aufgrund von US-Exportgesetzen nicht möglich ist, wird jedes Stellenangebot zurückgezogen.
Mindestanforderungen
Wer Sie sind
- Sie verfügen über einen Bachelor-, Master- oder PhD-Abschluss in Elektrotechnik, Computertechnik oder Informatik sowie über 10+ Jahre relevante DFT-Erfahrung.
- Sie verfügen über praktische Erfahrung mit branchenüblichen DFT-Tools wie Synopsys und Siemens sowie über Skripting-Kenntnisse in TCL und Python.
- Sie bringen Expertise in der DFT-Planung, im Silicon-Debug auf SoC-Ebene, in der formalen Verifikation und im Signoff der eingefügten DFT-Logik mit.
- Sie sind ein starker funktionsübergreifender Kollaborateur, der Risiken einschätzen, Ressourcenbedarf kommunizieren und in einer komplexen technischen Umgebung liefern kann.
Was wir brauchen
- Erstellung und Ausführung von DFT-Strategien auf Chipebene für Hochgeschwindigkeits-CPU-Kern-Designs und Multi-Chiplet-System-in-Package-Programme.
- Implementierung und Verifizierung von DFT-Funktionen, einschließlich Scan-Ketten, Memory BIST und JTAG, zur Unterstützung von Fertigungstests und Silicon-Debug.
- Zusammenarbeit mit RTL-, Physical Design- und Verifikationsteams, um die Testbarkeit während des gesamten Designflusses sicherzustellen.
- Skripting, Automatisierung und Analyse von DFT-Flows unter Verwendung branchenüblicher EDA-Tools, einschließlich ATPG und Fault-Coverage-Berichterstattung.
Die Vergütung für alle Ingenieure bei Tenstorrent reicht von $100k - $500k, einschließlich Basis- und variabler Vergütungsziele. Erfahrung, Fähigkeiten, Ausbildung, Hintergrund und Standort wirken sich alle auf das tatsächlich unterbreitete Angebot aus.
Tenstorrent bietet ein sehr wettbewerbsfähiges Vergütungspaket und Sozialleistungen, und wir sind ein Arbeitgeber, der Chancengleichheit fördert.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen