Vereinigte Staaten
Launch Legends
SpaceX
Sr. SOC/ASIC Physical Design Engineer (Silicon Engineering)
Vereinigte Staaten
Austin, Texas, United States
Python
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
SpaceX wurde mit der Überzeugung gegründet, dass eine Zukunft, in der die Menschheit die Sterne erkundet, grundsätzlich spannender ist als eine, in der sie es nicht tut. Heute entwickelt SpaceX aktiv die Technologien, um dies zu ermöglichen, mit dem ultimativen Ziel, menschliches Leben auf dem Mars zu ermöglichen.
SR. SOC/ASIC PHYSICAL DESIGN ENGINEER (SILICON ENGINEERING)
Bei SpaceX nutzen wir unsere Erfahrung im Bau von Raketen und Raumfahrzeugen, um Starlink, das weltweit fortschrittlichste Breitband-Internetsystem, einzusetzen. Starlink ist die größte Satellitenkonstellation der Welt und bietet Millionen von Nutzern weltweit schnelles, zuverlässiges Internet. Wir entwerfen, bauen, testen und betreiben alle Teile des Systems – Tausende von Satelliten, Verbraucherempfänger, die es Nutzern ermöglichen, sich innerhalb von Minuten nach dem Auspacken zu verbinden, und die Software, die alles zusammenbringt. Wir haben gerade erst begonnen, das Potenzial von Starlink für globale Auswirkungen zu erfassen, und suchen nach den besten Ingenieuren, die uns helfen, den Nutzen von Starlink für Gemeinden und Unternehmen auf der ganzen Welt zu maximieren.
Wir suchen einen motivierten, proaktiven und intellektuell neugierigen Ingenieur, der Seite an Seite mit erstklassigen interdisziplinären Teams (Systeme, Firmware, Architektur, Design, Validierung, Produktentwicklung, ASIC-Implementierung) arbeitet. In dieser Rolle werden Sie hochmoderne Siliziumchips der nächsten Generation für den Einsatz in Weltraum- und Bodeninfrastrukturen weltweit entwickeln. Diese Chips ermöglichen Konnektivität an Orten, an denen sie zuvor nicht verfügbar, erschwinglich oder zuverlässig war. Ihre Bemühungen werden dazu beitragen, Spitzenlösungen zu liefern, die die Leistung und Fähigkeiten des Starlink-Netzwerks erweitern.
VERANTWORTLICHKEITEN
- Durchführung von Partitionssynthese und physikalischen Implementierungsschritten (z. B. Synthese, Floorplanning, Strom-/Massegittererstellung, Platzierung und Routing, Timing, Rauschen, physikalische Verifizierung, Elektromigration, Spannungsabfall, Logikäquivalenz und andere Signoff-Prüfungen)
- Entwicklung/Verbesserung von Methoden für das physikalische Design und Automatisierungsskripte für verschiedene Implementierungsschritte
- Enge Zusammenarbeit mit dem ASIC-Designteam zur Durchführung von Machbarkeitsstudien für Architekturen, Entwicklung von Timing-, Strom- und Flächenzielen sowie zur Untersuchung von RTL/Design-Kompromissen
- Behebung von Design-/Timing-/Congestion- und Flow-Problemen, Identifizierung potenzieller Lösungen und Steuerung der Ausführung
- Ausführung, Debugging und Behebung von Signoff-Abschlussproblemen in der statischen Timing-Analyse (STA), beim Rauschen, bei der Logikäquivalenz, der physikalischen Verifizierung, der Elektromigration und dem Spannungsabfall
GRUNDQUALIFIKATIONEN
- Bachelor-Abschluss in Elektrotechnik, Computertechnik oder Informatik
- 5+ Jahre Erfahrung in der Industrie mit ASIC und/oder der Entwicklung von physikalischen Design-Flows
ZUSÄTZLICHE ANFORDERUNGEN
- Fähigkeit, bei Bedarf Überstunden und Wochenendarbeit zu leisten, um kritische Projektmeilensteine zu erreichen
ITAR-ANFORDERUNGEN
Um den Exportbestimmungen der US-Regierung zu entsprechen, muss der Bewerber (i) ein US-Bürger oder Staatsangehöriger, (ii) ein rechtmäßiger ständiger Einwohner der USA (auch bekannt als Green-Card-Inhaber), (iii) ein Flüchtling gemäß 8 U.S.C. § 1157 oder (iv) ein Asylbewerber gemäß 8 U.S.C. § 1158 sein oder die erforderlichen Genehmigungen vom US-Außenministerium erhalten können. Erfahren Sie hier mehr über ITAR.
BEVORZUGTE KENNTNISSE UND ERFAHRUNGEN
- Umfangreiche Erfahrung im physikalischen Design und Signoff-Flows von ASIC/SOC RTL2GDSII
- Umfangreiche Erfahrung mit branchenüblichen EDA-Tools, einschließlich Verständnis ihrer Fähigkeiten und zugrunde liegenden Algorithmen
- Kenntnisse der tiefen Submikron-FinFET- und CMOS-Festkörperphysik
- Kenntnisse der CMOS-Digitaldesign-Prinzipien, grundlegende Standardzellen, ihre Funktionalität, Standardzellenbibliotheken
- Verständnis der CMOS-Leistungsdissipation in tiefen Submikron-Prozessen (Leckage/dynamisch)
- Vertrautheit mit CMOS-Analogschaltungen und deren physikalischem Design
- Kenntnisse von DFT/Scan/MBIST/LBIST und Verständnis ihrer Auswirkungen auf physikalische Design-Flows
- Gute Skripting-Kenntnisse (csh/bash, Perl, Python, TCL, Makefile etc.)
- Eigenmotivierte Person mit einer "Can-do"-Einstellung, Lernbereitschaft und der Fähigkeit, in einer dynamischen Gruppenumgebung zu arbeiten
SpaceX ist ein Arbeitgeber, der Chancengleichheit bietet; die Beschäftigung bei SpaceX basiert auf Leistung, Kompetenz und Qualifikation und wird in keiner Weise durch Rasse, Hautfarbe, Religion, Geschlecht, nationale Herkunft/Ethnie, Veteranenstatus, Behindertenstatus, Alter, sexuelle Orientierung, Geschlechtsidentität, Familienstand, geistige oder körperliche Behinderung oder einen anderen gesetzlich geschützten Status beeinflusst.
Bewerber, die eine Kopie des Maßnahmenplans von SpaceX für Veteranen und Menschen mit Behinderungen einsehen möchten, oder Bewerber, die angemessene Vorkehrungen für den Bewerbungs-/Vorstellungsgesprächsprozess benötigen, sollten sich an [email protected] wenden.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen