Vereinigte Staaten
Roku
SiFive
Principal Design Verification Engineer – CPU Core LSU
Vereinigte Staaten
Santa Clara, California, United States · Austin, Texas, United States
Automatische Übersetzung. Prüfe das Original.
ÜBER SIFIVE
Als Pioniere, die RISC-V in die Welt gebracht haben, verändert SiFive die Zukunft des Computings, indem das grenzenlose Potenzial von RISC-V auf die höchste Leistung und datenintensivsten Anwendungen der Welt gebracht wird. Die unübertroffenen Compute-Plattformen von SiFive ermöglichen es führenden Technologieunternehmen auf der ganzen Welt, die fortschrittlichsten Lösungen von morgen in allen Marktsegmenten des Chipdesigns zu entwickeln, zu optimieren und zu liefern, einschließlich künstlicher Intelligenz, machine learning, Automobil, Rechenzentren, Mobilgeräte und Verbraucherprodukte. Mit SiFive hat die Zukunft von RISC-V keine Grenzen.
Bei SiFive freuen wir uns immer, mit talentierten Personen in Kontakt zu treten, die genauso leidenschaftlich daran interessiert sind, Innovationen voranzutreiben und die Welt zu verändern, wie wir es sind. Unsere ständige Innovation und unser anhaltender Erfolg sind auf unsere fantastischen Teams von unglaublich talentierten Mitarbeitern zurückzuführen, die zusammenarbeiten und sich gegenseitig unterstützen, um wirklich bahnbrechende Ideen und Lösungen zu entwickeln. Lösungen, die einen großen Einfluss auf das Leben der Menschen haben werden; um die Welt ein Prozessor nach dem anderen zu einem besseren Ort zu machen.
Sind Sie bereit?
Um mehr über den phänomenalen Erfolg von SiFive zu erfahren und zu sehen, warum wir zum vierten Mal den prestigeträchtigen Preis "Most Respected Private Company Award" der GSA gewonnen haben, besuchen Sie unsere Website sifive.com/ und unsere Glassdoor- glassdoor.com/Overview/Working-at-SiFive-EI_IE1922671.11,17.htm Seiten.
Stellenbeschreibung
ÜBER DIE ROLLE
SiFive sucht einen Principal Design Verification Engineer, der die Verifikationsstrategie und -durchführung für die CPU Core Load-Store Unit (LSU) in einem Hochleistungs-Out-of-Order-Core leitet.
Dies ist eine leitende technische Rolle für einen Ingenieur, der eine architekturbezogene Verifikationsstrategie definieren, die risikoreichsten mikroarchitektonischen Probleme frühzeitig identifizieren und die schwierigsten LSU-Verifikationsprobleme lösen kann, die sich über Load/Store-Ordering, Hazard-Handling, Cache-Kohärenz und Speicher-Konsistenz erstrecken.
Die Rolle erfordert eine enge Zusammenarbeit mit den Architektur-, RTL-, Formal- , Performance- und Verifikationsteams, um sicherzustellen, dass die Designabsicht korrekt erfasst wird, die Debugging-Fähigkeit frühzeitig berücksichtigt wird und eine Signoff-Qualität mit skalierbarer Methodik und starkem technischen Urteilsvermögen erreicht wird.
VERANTWORTLICHKEITEN
- Leitung der Verifikationsstrategie für die CPU Core LSU, einschließlich Block- und Core-Level-Planung, Ausführung, Debugging, Coverage-Analyse und Abschluss.
- Definition von Verifikationsstrategien für komplexe LSU-Verhaltensweisen, einschließlich Load/Store-Ordering, Abhängigkeitsbehandlung, Hazard-Erkennung, Barrier- und Fence-Verhalten, Speicher-Konsistenz, Atomarität und Interaktion mit schwachen Speicher-Ordering-Regeln.
- Steuerung der Verifikation des Cache-seitigen LSU-Verhaltens, einschließlich Cache-Hit- und Miss-Handling, Snoops, Evictions, Kohärenzzustandsinteraktionen und Datenkorrektheit über L1 und nachgelagerte Speicherhierarchie-Interaktionen.
- Verantwortung für die Verifikation von Eckfällen, die überlappende Zugriffe, False Sharing, ausstehende Loads und Stores auf dieselbe Cache-Zeile, Datenweiterleitung, spekulative Ausführungsreparatur und Out-of-Order- Antwortbehandlung umfassen.
- Entwicklung von hochwertigen Checkern, Scoreboards, Assertions, Stimulus- Strategien und Coverage-Modellen, die Eckfälle aufdecken und die Fehlerfindungs-Effizienz für Kohärenz- und Konsistenzszenarien verbessern.
- Anwendung der richtigen Verifikationsmethode für das Problem, einschließlich Simulation, formaler Techniken und Emulation, um Qualität zu verbessern, Durchlaufzeiten zu beschleunigen und die Debugging-Effizienz bei großen CPU-Verifikationslasten zu stärken.
- Partnerschaft mit Architekten und Designern ab den frühen Phasen der Feature-Definition, um Spezifikationen zu überprüfen, Mehrdeutigkeiten zu identifizieren und die Debugging-Fähigkeit des Designs sowie die Verifikationsqualität zu verbessern, bevor die Implementierung verfestigt wird.
- Steuerung der effizienten Ursachenanalyse über Spezifikation, RTL, Testinhalt, Assertions und Verifikationsinfrastruktur hinweg, insbesondere bei schwierigen Fehlern in Bezug auf Kohärenz und Speicher-Ordering.
- Mentoring von Ingenieuren im gesamten Unternehmen, Beeinflussung der Methodik und Gestaltung wiederverwendbarer Verifikationsansätze, die zukünftigen Generationen von CPU-Kernen und Speicher-Subsystemen zugutekommen.
MINIMALE QUALIFIKATIONEN
- BS, MS oder PhD in Elektrotechnik, Computertechnik, Informatik oder einem verwandten Fachgebiet.
- 12+ Jahre relevante Erfahrung in der funktionalen Verifikation von CPU/Core oder SoC, mit einer Tiefe, die für eine Principal / T6 Rolle angemessen ist.
- Direkte Erfahrung mit der Verifikation von Out-of-Order-Cores und starkes Verständnis der CPU-Mikroarchitektur.
- Tiefgreifende Expertise in der Verifikation von Load-Store-Units, Speicher- Ordering und Konsistenz oder eng verwandten CPU-Core-Mikroarchitektur- Bereichen.
- Starkes Verständnis von Cache-kohärenten Systemen, dem Verhalten der Speicherhierarchie und der Verifikation von Ordering-, Snooping- und Flow-Control-Semantiken über das Speicher-Subsystem hinweg.
- Starke Kenntnisse der Verifikationsmethodik, einschließlich Testplanung, Stimulusgenerierung, Fehleranalyse, Coverage-Analyse und Coverage- Abschluss.
- Starke Debugging-Fähigkeiten und die Fähigkeit, architektonische Absichten in eine effektive Verifikationsstrategie und -durchführung zu übersetzen.
- Starke Fähigkeiten in Softwareentwicklung, Scripting und Automatisierung zum Aufbau skalierbarer Verifikationsinfrastrukturen und Workflows.
BS/MS/Ph.D in EE, CE oder CS
12+ Jahre relevante Erfahrung mit Core/CPU-Funktionsverifikation
8+ Jahre direkte Erfahrung mit Memory Management Verifikation
Tiefes Verständnis der Computerarchitektur
Erfahrener Entwickler mit objektorientierten Programmierprinzipien
BEVORZUGTE QUALIFIKATIONEN
- Direkte Erfahrung mit der Verifikation von Cache-Kohärenz, schwachem Speicher-Ordering und Speicher-Konsistenz-Herausforderungen in Multi-Core- Systemen.
- Erfahrung mit formaler Verifikation von LSU- oder Speicher-Subsystem- Eigenschaften wie Load-Datenkorrektheit, Store-Ordering, Barrier- Synchronisation, Abhängigkeitsbehandlung, Liveness und Fortschritt.
- Erfahrung mit der Verifikation von Interaktionen zwischen LSU, Cache- Hierarchie, kohärentem Interconnect und Speicher-Subsystem-Grenzen in großen SoCs.
- Erfahrung mit Litmus-ähnlichen oder speichermodellorientierten Verifikationsansätzen zur Aufdeckung tiefer Kohärenz- und Konsistenzfehler.
- Erfahrung in der effektiven Zusammenarbeit mit Performance-, Compiler-, Software-, Formal- und Systemverifikationsteams, um Verifikationslücken aus verschiedenen Perspektiven zu schließen.
- Nachgewiesene technische Führung durch Mentoring von Ingenieuren, Beeinflussung der Methodik und Steuerung der teamübergreifenden Ausführung bei komplexen Verifikationsaufgaben.
WAS ERFOLG AUSMACHT
- Verifikationspläne erfassen die tatsächlichen architektonischen und mikroarchitektonischen LSU-Risiken frühzeitig und vollständig.
- Schwierige LSU-Fehler, die Kohärenz, Ordering, Konsistenz und Cache-Berechtigungs-Eckfälle betreffen, werden frühzeitig gefunden, effizient debuggt und mit dauerhaften Korrekturen abgeschlossen.
- Die Verifikationsqualität verbessert sich in der gesamten CPU DV- Organisation durch stärkere Methodik, bessere technische Anleitung und wiederverwendbare Infrastruktur.
- Architektur-, Design- und DV-Teams verlassen sich auf diesen Ingenieur als technischen Leiter für die komplexesten LSU- und Speicher-Subsystem- Verifikationsherausforderungen bei der Entwicklung von Hochleistungs-CPUs.
Arbeit an der Lösung von Verifikationsherausforderungen von Memory Management Units, die über mehrere Generationen von Cores wiederverwendet werden, sowie der IO Memory Management Unit. Dies umfasst Hypervisor, Virtualisierung und Guest-Virtualisierung.
Zusätzliche Informationen
Diese Position erfordert erfolgreiche Hintergrund- und Referenzprüfungen sowie zufriedenstellende Nachweise über Ihr Recht zur Arbeit in den Vereinigten Staaten von Amerika.
Jedes Stellenangebot für diese Position steht unter dem Vorbehalt, dass das Unternehmen bestätigt, dass Sie zur Ausfuhrkontrolltechnologie gemäß den geltenden Ausfuhrkontrollgesetzen berechtigt sind oder, falls Sie noch nicht berechtigt sind, unsere Fähigkeit, die erforderlichen Ausfuhrlizenzen oder andere Genehmigungen erfolgreich zu erhalten.
SiFive ist ein Arbeitgeber, der Chancengleichheit bietet. Wir feiern Vielfalt und sind bestrebt, ein integratives Umfeld für alle Mitarbeiter zu schaffen.
Als E-Verify-Arbeitgeber nutzen wir dieses System, um die Beschäftigungs- berechtigung aller neuen Mitarbeiter gemäß dem Bundesgesetz zu bestätigen. Alle Bewerber müssen bei der Einstellung ein Formular I-9 (Employment Eligibility Verification) ausfüllen. Wir verwenden E-Verify nicht zur Vorabprüfung von Bewerbern und halten uns an alle E-Verify-Vorschriften.
Zusätzlich zum Grundgehalt kann diese Rolle für variable/incentive- basierte Vergütung und/oder Aktienoptionen in Frage kommen. Darüber hinaus hat diese Rolle Anspruch auf ein umfassendes, wettbewerbsfähiges Leistungspaket, das möglicherweise Krankenversicherungs- und Altersvorsorgepläne, bezahlte Freistellung und mehr umfasst!
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen