Vereinigte Staaten
MANTECH
Retym
Senior Verification Engineer
Vereinigte Staaten
Austin, Texas, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Für ein spannendes, gut finanziertes Start-up, das hochinnovative Technologie für die nächste Generation der Hochgeschwindigkeitskommunikation entwickelt, suchen wir einen Senior Verification Engineer, der sich mit der komplexen RTL-Designverifikation in verschiedenen Designaspekten beschäftigt. Anforderungen
Verantwortlichkeiten
Hauptverantwortlichkeiten
- End-to-End-Verantwortung für die Verifikation von Blöcken/Clustern von Grund auf.
- Leitung der Testbench-Architektur, Definition des Verifikationsplans (Vplan) und der funktionalen Abdeckung.
- Enge Zusammenarbeit mit den Design-, Architektur-, Algo-Teams und anderen Stakeholdern.
- Unterstützung anderer Teammitglieder und Mentoring von weniger erfahrenen Ingenieuren.
Verantwortlichkeiten
- Planung und Durchführung der Verifikation von digitalen Designblöcken gemäß der Designspezifikation und in Abstimmung mit den Designingenieuren.
- Aufbau von Verifikationsumgebungen unter Verwendung von SystemVerilog und UVM.
- Identifizierung und Erstellung aller Arten von Abdeckungsmaßnahmen für Eckfälle (Corner Cases).
- Debugging der Funktionalität mit den Designingenieuren.
- Durchführung der Abdeckungssammlung und Verfolgung der Metriken zur Schließung der vollständigen Funktionalität.
Anforderungen
- 10+ Jahre Erfahrung – ein Muss
- Mindestens 2 oder mehr vollständige Block-/Systemverifikationszyklen durchgeführt.
- Tiefgreifende Kenntnisse des VLSI-Verifikationsflusses, der Sprachen und Konzepte.
- Verifikation unter Verwendung einer der bekannten Methodologien (eRM, UVM).
- Erfahrung mit Datenpfaden oder Datenprotokollen, insbesondere Ethernet – bevorzugt
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen