Vereinigte Staaten
Esri
Retym
ASIC Senior Verification Engineer
Vereinigte Staaten
Austin, Texas, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Für ein spannendes, gut finanziertes Startup, das hochinnovative Technologie für die nächste Generation der Hochgeschwindigkeitskommunikation entwickelt, suchen wir einen Senior Verification Engineer, der sich mit der komplexen RTL-Designverifikation in verschiedenen Designaspekten beschäftigt.
Anforderungen
Hauptverantwortlichkeiten
- Eigenverantwortung für die Block-/Cluster-Verifikation von Grund auf (End-to-End).
- Leitung der Bemühungen für Testbench-Architektur, Vplan-Definition und funktionale Abdeckung.
- Enge Zusammenarbeit mit den Design-, Architektur-, Algo-Teams und anderen Stakeholdern.
- Unterstützung anderer Teammitglieder und Mentoring von weniger erfahrenen Ingenieuren.
Verantwortlichkeiten
- Planung und Durchführung der Verifikation von digitalen Designblöcken gemäß der Designspezifikation und Interaktion mit den Designingenieuren.
- Aufbau von Verifikationsumgebungen unter Verwendung von SystemVerilog und UVM.
- Identifizierung und Erstellung aller Arten von Abdeckungsmaßnahmen für Corner-Cases.
- Debuggen der Funktionalität mit den Designingenieuren.
- Durchführung der Abdeckungssammlung und Verfolgung der Metriken zur Schließung der vollständigen Funktionalität.
Anforderungen
- 10+ Jahre Erfahrung – ein Muss
- Mindestens 2 oder mehr vollständige Block-/Systemverifikationszyklen durchgeführt.
- Tiefgreifende Kenntnisse im VLSI-Verifikationsfluss, in Sprachen und Konzepten.
- Verifikation unter Verwendung einer der bekannten Methodologien (eRM, UVM).
- Erfahrung im Bereich Datenpfad oder Datenprotokolle, insbesondere Ethernet – bevorzugt
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen