Vereinigte Staaten
Launch Legends
OpenAI
Senior RTL Design Engineer – Interconnect & Network Datapath
RemoteVereinigte Staaten
San Francisco, California, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Über das Team
OpenAI’s Hardware-Organisation entwickelt KI-native Silizium- und Systemlösungen für die einzigartigen Anforderungen fortschrittlicher KI-Workloads. Aufbauend auf Projekten wie Jalapeño entwickelt das Team zukünftige Generationen von KI-nativem Silizium und eng integrierten Systemen, um die nächste Generation von Frontier-Modellen zu ermöglichen. Durch Co-Design von Chips, Systemen, Tools und Methoden trägt das Team dazu bei, schnellere, effizientere und produktionsreife Hardware für die Supercomputing-Plattform von OpenAI bereitzustellen.
Über die Rolle
Wir suchen einen hoch erfahrenen, praxisorientierten RTL-Ingenieur mit tiefgreifender Expertise in Paketvernetzung und Interconnects, der kritische On- und Off-Chip-Kommunikationskomponenten für unsere kundenspezifische KI-Beschleunigerplattform verantwortet.
Sie werden die Mikroarchitektur und RTL-Implementierung von skalierbaren On-Chip-Fabrics, die High-Bandwidth-Compute-, Speicher- und I/O-Subsysteme verbinden, sowie zweckgebundene Off-Chip-Schnittstellen und Protokolle, die kundenspezifisches Computing im großen Maßstab ermöglichen, vorantreiben. Der ideale Kandidat hat kürzlich produktionsreife RTL für Netzwerk- oder Paketvermittlungs-Datapaths wie Ethernet-Switches, NICs, SmartNICs, Netzwerkbeschleuniger, RDMA/RoCE-Systeme, NoCs oder kundenspezifische Scale-up/Scale-out-Fabrics verantwortet.
Dies ist eine Senior-Ingenieursposition mit umfassender technischer Verantwortung und erheblicher direkter RTL-Arbeit. Sie werden Designs von Anforderungen und Leistungsanalysen über Mikroarchitektur, SystemVerilog-Implementierung, Verifikationsabschluss, Konvergenz des physikalischen Designs, Silicon Bring-up bis hin zur Produktionsreife vorantreiben. Sie werden auch die Arbeit von Junior-Ingenieuren planen und beaufsichtigen und produktive technische Beziehungen zu externen Partnern entwickeln.
Über OpenAI
OpenAI ist ein Unternehmen für KI-Forschung und -Bereitstellung, das sich zum Ziel gesetzt hat, sicherzustellen, dass allgemeine künstliche Intelligenz der gesamten Menschheit zugutekommt. Wir verschieben die Grenzen der Fähigkeiten von KI-Systemen und streben danach, sie sicher in die Welt zu bringen. KI ist ein äußerst mächtiges Werkzeug, das mit Sicherheit und menschlichen Bedürfnissen im Mittelpunkt geschaffen werden muss, und um unsere Mission zu erfüllen, müssen wir die vielen verschiedenen Perspektiven, Stimmen und Erfahrungen, die das gesamte Spektrum der Menschheit ausmachen, umfassen und wertschätzen.
Wir sind ein Arbeitgeber, der Chancengleichheit bietet und diskriminieren nicht aufgrund von Rasse, Religion, Hautfarbe, nationaler Herkunft, Geschlecht, sexueller Orientierung, Alter, Veteranenstatus, Behinderung, genetischen Informationen oder anderen anwendbaren gesetzlich geschützten Merkmalen.
Weitere Informationen finden Sie in der Affirmative Action and Equal Employment Opportunity Policy Statement von OpenAI.
Hintergrundüberprüfungen für Bewerber werden gemäß geltendem Recht durchgeführt, und qualifizierte Bewerber mit Vorstrafen oder Verurteilungen werden im Einklang mit diesen Gesetzen berücksichtigt, einschließlich der San Francisco Fair Chance Ordinance, der Los Angeles County Fair Chance Ordinance for Employers und des California Fair Chance Act, für US-basierte Kandidaten. Für nicht inkorporierte Arbeitnehmer in Los Angeles County: Wir gehen davon aus, dass die kriminelle Vorgeschichte eine direkte, nachteilige und negative Beziehung zu den folgenden Aufgaben haben kann, was möglicherweise zum Widerruf eines bedingten Stellenangebots führt: Schutz der Ihnen anvertrauten Computerhardware vor Diebstahl, Verlust oder Beschädigung; Rückgabe aller in Ihrem Besitz befindlichen Computerhardware (einschließlich der darin enthaltenen Daten) bei Beendigung des Arbeitsverhältnisses oder des Einsatzes; und Wahrung der Vertraulichkeit von proprietären, vertraulichen und nicht öffentlichen Informationen. Darüber hinaus erfordern die Aufgaben den Zugriff auf sichere und geschützte Informationstechnologiesysteme und damit verbundene Datensicherheitsverpflichtungen.
Um OpenAI zu benachrichtigen, dass Sie der Meinung sind, dass diese Stellenausschreibung nicht konform ist, reichen Sie bitte einen Bericht über dieses Formular ein. Es wird keine Antwort auf Anfragen gegeben, die sich nicht auf die Konformität der Stellenausschreibung beziehen.
Wir sind bestrebt, Bewerbern mit Behinderungen angemessene Vorkehrungen zu treffen, und Anfragen können über diesen Link gestellt werden.
OpenAI Global Applicant Privacy Policy
Bei OpenAI glauben wir, dass künstliche Intelligenz das Potenzial hat, Menschen bei der Lösung immenser globaler Herausforderungen zu helfen, und wir möchten, dass die Vorteile von KI weithin geteilt werden. Werden Sie Teil unseres Teams und gestalten Sie die Zukunft der Technologie mit.
In dieser Rolle werden Sie:
- Die Mikroarchitektur, das RTL-Design und die Auslieferung wichtiger paketbasierter Interconnect- und Netzwerkkomponenten verantworten, einschließlich NoC-Fabrics, Switches, Routern, Bridges, Protokolladaptern, Arbitern, Queues, Schedulern, Puffern und Traffic-Management-Logik.
- Mechanismen für Routing, Arbitrierung, Reihenfolge, Flusskontrolle, Stau-Management, Quality of Service, Paket-Scheduling, Pufferung und Leistungsüberwachung entwerfen.
- On-Chip- und Off-Chip-Schnittstellen, Protokoll-Bridges und kundenspezifische Netzwerkprotokolle oder Protokollerweiterungen für Scale-up- und Scale-out-Systeme entwickeln.
- Umfangreiche direkte Arbeit an Mikroarchitektur, SystemVerilog-Codierung, Simulation und Debugging durchführen.
- Mit Architektur- und Leistungsteams zusammenarbeiten, um Traffic-Muster zu analysieren, Engpässe zu identifizieren und Latenz, Bandbreite, Fairness und Auslastung unter realistischen Workloads zu optimieren.
- Mit Verifikationsteams zusammenarbeiten, um Abdeckungspläne, Assertions, Stress-Szenarien und Debugging-Strategien für hochgradig paralleles Paket- und Fabric-Verhalten zu entwickeln.
- Mit Physical Design-Teams in Bezug auf Floorplan-bewusstes Design, Pipeline-Strategie, Timing-Abschluss, Leistung, Fläche und physische Engpässe zusammenarbeiten.
- Mit Firmware-, Software-, Validierungs- und Post-Silicon-Teams während des Bring-up und der Produktionsreife zusammenarbeiten.
- Drittanbieter-Engagements in Bezug auf Netzwerke, Schnittstellenprotokolle und Silicon IP vorantreiben und dabei Designqualität und Ausführungsverantwortung wahren.
- Technische Führung durch Architektur- und Design-Reviews, Dokumentation, Mentoring und wiederverwendbare RTL-Methoden bieten.
Mindestanforderungen
Sie könnten in dieser Rolle erfolgreich sein, wenn Sie Folgendes mitbringen:
- Umfangreiche Branchenerfahrung mit jüngster, praxisorientierter Verantwortung für komplexe Netzwerk-, Paketverarbeitungs- oder paketvermittelte Interconnect-RTL.
- Nachgewiesene Netzwerkexpertise in einem oder mehreren der folgenden Bereiche: Ethernet-Switching, NIC/SmartNIC/DPU-Datapaths, Netzwerkbeschleuniger, RDMA/RoCE, InfiniBand, Traffic-Management oder kundenspezifische Scale-up/Scale-out-Transportsysteme.
- Tiefgreifende Expertise in Verilog/SystemVerilog und der Entwicklung von sauberen, parametrisierten, produktionsreifen RTL.
- Eine starke Erfolgsbilanz bei der Verantwortung für wichtige RTL-Blöcke oder SoC-Subsysteme von den Anforderungen und der Mikroarchitektur bis zum Tape-out und Silicon Bring-up.
- Erfahrung im Design von Queues, Arbitern, Schedulern, Puffern, Routing-Logik, virtuellen Kanälen, Credit-basierten Flusskontroll-, Stau-Management-, Quality of Service-, Reihenfolge- oder Deadlock-Vermeidungsmechanismen.
- Erfahrung mit relevanten On-Chip-, Chip-to-Chip- oder Host-Schnittstellen wie AXI, CHI, CXL, PCIe oder Ethernet, zusammen mit tiefergehender Netzwerk- oder Paket-Datapath-Expertise.
- Erfahrung im Design von kundenspezifischen Netzwerkprotokollen, Protokollerweiterungen oder Hardware-Datapaths für große RDMA/RoCE-, HPC- oder KI-Systeme.
- Starke Vertrautheit mit RTL-Entwicklungs- und Signoff-Flows, einschließlich Lint, CDC/RDC, Synthese, formaler Verifikation, statischer Timing-Analyse, Leistungsanalyse und Design-for-Test-Überlegungen.
- Erfahrung in der Zusammenarbeit mit Architektur-, Verifikations-, Physical Design-, Firmware-, Leistungs- und Post-Silicon-Teams zur Lieferung komplexer Siliziumkomponenten.
- Starkes Urteilsvermögen bei der Abwägung von Leistung, Energieverbrauch, Fläche, Zeitplan, Verifikationsrisiko und Einschränkungen der physischen Implementierung.
- Die Fähigkeit, technische Richtung zu geben, Ingenieure zu betreuen und die Ausrichtung voranzutreiben, während man aktiv an RTL-Design und Debugging beteiligt bleibt.
- Eine Leidenschaft dafür, Komplexität zu reduzieren und den technischen Hebel durch Automatisierung und pragmatisches Design zu verbessern.
Um die US-Exportkontrollgesetze und -vorschriften einzuhalten, müssen Kandidaten für diese Stelle möglicherweise bestimmte rechtliche Statusanforderungen erfüllen, wie in diesen Gesetzen und Vorschriften festgelegt.
Bevorzugte Qualifikationen
- Erfahrung im Design von paketvermittelten Interconnect- oder Netzwerk-Datapaths für KI-Beschleuniger, GPUs, CPUs, HPC-Systeme, NICs/SmartNICs, Switch-ASICs oder groß angelegte Rechenzentrumssiliziumkomponenten.
- Erfahrung mit Virtualisierung, Isolation, RAS, Telemetrie, Sicherheit oder Speicher-Konsistenzanforderungen in komplexen Netzwerk- oder Interconnect-Subsystemen.
- Erfahrung mit Netzwerk- oder NoC-Leistungsmodellierung, Traffic-Simulation, Emulation, FPGA-Prototyping oder Post-Silicon-Traffic- und Leistungsanalyse.
- Erfahrung in der Leitung der Architektur- oder RTL-Auslieferung für erstklassige Netzwerk- oder Interconnect-IPs in sich schnell entwickelnden Siliziumprogrammen.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen