Vereinigte Staaten
Nominal
Meta
ASIC-Entwickler, Infrastruktur-Silizium-Performance und -Modellierung
Vereinigte Staaten
Sunnyvale, California, United States · Austin, Texas, United States
PythonC++
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Die Silicon Engineering Organisation von Meta entwickelt kundenspezifische Siliziumlösungen, die die Infrastruktur für die KI- und Rechenzentrum-Workloads von Meta im großen Maßstab ermöglichen.
Als ASIC-Entwickler mit Spezialisierung auf Performance und Modellierung definieren und steuern Sie die architektonische Performance-Analyse, die Pre-Silicon-Modellierung und die mikroarchitektonische Exploration von kundenspezifischen ASICs, die für die Infrastruktur von Meta entwickelt wurden.
In dieser Rolle etablieren Sie die Methodik für Performance-Modellierung und die langfristige Silizium-Roadmap-Strategie und arbeiten mit den Architektur-, Design- und Softwareteams zusammen, um sicherzustellen, dass das Infrastruktur-Silizium von Meta die anspruchsvollen Durchsatz-, Latenz- und Effizienzziele erfüllt, die für Hyperscale erforderlich sind.
Aufgaben
- Definieren und Verantworten der Strategie für Performance-Modellierung für kundenspezifische Infrastruktur-ASICs, einschließlich der Entwicklung von Zyklus-genauen und Transaktions-basierten Simulationsumgebungen
- Steuern der mikroarchitektonischen Exploration und Trade-off-Analyse über Rechen-, Speicher-Subsystem-, Interconnect- und I/O-Domänen hinweg, um Entscheidungen zur Siliziumarchitektur zu informieren
- Entwickeln und Validieren von Pre-Silicon-Performance-Modellen, die das Verhalten nach dem Silizium für Rechenzentrum-Workloads genau vorhersagen
- Etablieren von Methoden zur Performance-Analyse, Benchmarking-Frameworks und Techniken zur Engpasserkennung über die gesamte ASIC-Pipeline hinweg
- Zusammenarbeiten mit Architektur-, RTL-Design- und Physical-Design-Teams, um Performance-Anforderungen in implementierbare mikroarchitektonische Spezifikationen zu übersetzen
- Zusammenarbeiten mit Software- und Systemteams zur gemeinsamen Optimierung von Workload-Scheduling, Firmware und Treiberverhalten im Hinblick auf Silizium-Performance-Charakteristiken
- Leiten von funktionsübergreifenden technischen Überprüfungen und Kommunizieren von Ergebnissen der Performance-Modellierung und architektonischen Empfehlungen an die Engineering-Leitung
- Definieren von langfristigen Roadmaps für die Infrastruktur zur Performance-Modellierung, einschließlich Investitionen in Tooling, Automatisierung und Simulationsplattformen
- Mentoring anderer Ingenieure in Techniken der Performance-Modellierung, Simulationsmethodik und Best Practices für die mikroarchitektonische Analyse
- Identifizieren und Beheben von Performance-Lücken zwischen modelliertem und gemessenem Siliziumverhalten durch strukturierte Ursachenanalyse und Modellkalibrierung
Mindestanforderungen
- Bachelor-Abschluss in Informatik, Computertechnik, einem relevanten technischen Fachgebiet oder gleichwertige praktische Erfahrung
- 5+ Jahre Erfahrung in ASIC-Performance-Modellierung, mikroarchitektonischer Analyse oder Pre-Silicon-Simulation für kundenspezifische Silizium- oder SoC-Designs
- Beherrschung von C++ und Python für die Entwicklung von Simulationsmodellen, Automatisierungs-Frameworks und Performance-Analyse-Tools
- Erfahrung in der Entwicklung von Zyklus-genauen oder Transaktions-basierten Performance-Modellen unter Verwendung von C++ und SystemC für komplexe digitale Systeme, einschließlich Prozessoren, Speicher-Subsystemen oder Hochgeschwindigkeits-Interconnects
- Erfahrung mit Performance-Analyse von Rechenzentrum-, KI-Beschleuniger- oder High-Performance-Computing-Workloads auf kundenspezifischem Silizium
- Erfahrung in der Definition von mikroarchitektonischen Spezifikationen und der Steuerung der funktionsübergreifenden Abstimmung zwischen Architektur-, RTL- und Physical-Design-Teams
Bevorzugte Qualifikationen
- Vertrautheit mit Post-Silicon-Performance-Validierung und Methoden zur Korrelation von Modellen mit Hardware
- Erfahrung in der Entwicklung von Python-basierten Automatisierungs-Pipelines für Simulationsorchestrierung, Regressionstests und Performance-Datenanalyse
- Erfahrung mit High-Level Synthesis, Power-Performance-Area (PPA) Trade-off-Analyse oder PPA-gesteuerter mikroarchitektonischer Optimierung
- Erfahrung im Aufbau oder der Skalierung von Infrastrukturen für Performance-Modellierung für Hyperscale-Rechenzentrum-ASICs, einschließlich Netzwerk-, Speicher- oder KI-Inferenzbeschleuniger-Designs
- Erfahrung mit Hardware-Beschreibungssprachen (z. B. SystemVerilog, VHDL) und Simulationsumgebungen, die in ASIC-Entwicklungs-Flows verwendet werden
$178,000/Jahr bis $250,000/Jahr + Bonus + Aktienoptionen + Sozialleistungen
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen