Vereinigte Staaten
Launch Legends
Efficient Computer
Lead RTL Design Engineer
Vereinigte Staaten
San Francisco, California, United States · Pittsburgh, Pennsylvania, United States · Austin, Texas, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Efficient Computer gestaltet Computing von Grund auf neu, um eine der größten Herausforderungen von KI zu lösen: Energie. Unsere Fabric-Architektur bietet eine Verbesserung der Energieeffizienz um das 10- bis 100-fache für allgemeine Berechnungen, einschließlich KI, und unterstützt gleichzeitig bekannte Programmiersprachen und Software-Frameworks – und eröffnet damit neue Möglichkeiten für autonome Maschinen, intelligente Infrastrukturen, Wearables und Raumfahrtsysteme. Mit unserem ersten Prozessor, Electron E1, der jetzt in Serie produziert wird, und der kürzlich angekündigten Serie-B-Finanzierung von über 97 Millionen US-Dollar beschleunigen wir Kunden-Deployments und skalieren unsere Architektur auf Rechenzentrumsleistung. Kommen Sie zu uns und bauen Sie die Hardware und Software, die Intelligenz dorthin bringen, wo sie gebraucht wird, und gestalten Sie die nächste Generation des Computings mit.
Wir suchen einen Lead RTL Design Engineer, der die Mikroarchitekturdefinition und RTL-Implementierung über das Dataflow-Ausführungs-Fabric, das Speicher-Subsystem, die On-Chip-Interconnects/NoC, Low-Power-Logik und die Integration von Standard-Peripherie-IPs (RiscV, NVM, I2S, I2C) verantwortet. Sie arbeiten von der Architekturspezifikation bis hin zu Synthese-fähigem RTL und arbeiten mit Architekten, Mikroarchitekten, DV-Leads, Physical Design und Firmware-Teams zusammen, um einen branchenführenden, energieeffizienten SoC zu tape-outen.
Dies ist eine einzigartige Gelegenheit, Teil einer neu gegründeten HW-Engineering-Organisation zu sein und Einfluss auf unsere Produkte und Prozesse zu nehmen, während wir von den Anfangsstadien der Produktentwicklung zur Markteinführung und skalierten Volumenproduktion übergehen. Treten Sie unserem Team bei und helfen Sie uns, die Zukunft des Computings am Edge und darüber hinaus zu gestalten!
Warum zu Efficient wechseln?
Gestalten Sie das Nächste. Bei Efficient werden Sie große Herausforderungen mit Raum für Eigenverantwortung und Wirkung angehen. Wir unterstützen Sie mit wettbewerbsfähiger Bezahlung, Aktienoptionen, einem 401(k) Match, vom Unternehmen bezahlten Leistungen, bezahltem Elternurlaub und Flexibilität – plus Möglichkeiten, Ihre Fähigkeiten und Ihre Karriere auszubauen, während wir wachsen.
Hauptverantwortlichkeiten
- Mikroarchitekturdefinition (Kernfokus): Verantwortung für Design und Definition der Prozessor- und Compute-Unit-Mikroarchitektur, einschließlich Dataflow-Pipelines, Ausführungseinheiten und Schnittstellen. Festlegung von Leistungs-, Energie- und Flächenzielen und Anleitung des Teams zur Erreichung dieser Ziele.
- On-Chip-Interconnects und Systemintegration: Definition und Steuerung des Designs von On-Chip-Netzwerken und Datenbewegungen über das Fabric, wobei Leistung, Skalierbarkeit und Implementierungsbeschränkungen in Zusammenarbeit mit dem Physical Design abgewogen werden.
- Speicher-Subsystem & Systemarchitektur: Definition der Schnittstelle zum Speicher-Subsystem, einschließlich Datenbewegung, Reihenfolge und Synchronisationsverhalten, um ein sauberes und skalierbares Modell für Software und zukünftige Systemerweiterungen zu gewährleisten.
- Rekonfigurations- und Ausführungsmodell: Leitung der Architektur von Konfiguration, Zeitplanung und Ausführung von Workloads auf dem Fabric, einschließlich Multi-Kernel-Unterstützung und Interaktion mit Host-Systemen.
- Energiemanagement und Low-Power-Design: Steuerung der Energiearchitektur über das Design hinweg, einschließlich Taktung, Reset, Power Domains und Low-Power-Strategien, um aggressive Energie- und Effizienzziele zu erreichen.
- HW/SW Co-Design: Enge Zusammenarbeit mit Compiler- und Software-Teams zur Definition des Hardware-Ausführungsmodells, um eine effiziente Abbildung von Workloads auf die Architektur zu gewährleisten.
Spezifikationen, Dokumentationen und Reviews: Erstellung und Verantwortung von uArch-Spezifikationsdokumenten für zugewiesene Blöcke; Durchführung von Design-Reviews mit Stakeholdern aus Architektur, Compiler, DV und Physical Design.
- Mentoring und Prozessverbesserung: Mentoring von erfahrenen und Junior-RTL-Ingenieuren; Überprüfung von RTL, Kennzeichnung von Mikroarchitektur-Risiken und Durchsetzung von Coding-Style- und Lint-Clean-Standards im gesamten Team.
- Steuerung von PPA-Metriken: Teilnahme an PPA-Analyse-Schleifen: regelmäßige Synthese von Blöcken, Überprüfung von Area/Timing/Power-Berichten und datengesteuerte Kompromisse gegenüber Leistungs- und Funktionsanforderungen.
- DV-Zusammenarbeit: Zusammenarbeit mit DV-Leads zur Definition/Überprüfung von Verifikationsplänen; Bereitstellung von gerichteten Test-Szenarien für Eckfälle der Graph-Ausführung, Back-Pressure-Bedingungen und Power-State-Übergänge.
- Silicon Bring-up: Unterstützung beim Silicon Bring-up: Beitrag zu Scan/ATPG-Richtlinien, Überprüfung der DFT-Einfügung und Bereitstellung von Debug-Unterstützung auf RTL-Ebene während der Laborvalidierung.
Erforderliche Qualifikationen & Erfahrung
- 8+ Jahre RTL-Design-Erfahrung mit Tape-out-Verantwortung für datenflussbasierte Designs, On-Chip-Netzwerke, Speicher-Subsysteme oder Peripherieintegration auf einem Prozessor- oder Beschleuniger-SoC.
- Tiefgreifende Kenntnisse in SystemVerilog für RTL – Synthese-sauber, Lint-sauber, Timing-bewusst; in der Lage, komplexe Zustandsautomaten, Arbitrer, Token-Flow-Controller und Datapath-Logik von Grund auf zu entwerfen.
- Solides Verständnis von parallelen Ausführungsmodellen: Dataflow, SIMD oder Systolic Array-Architekturen; Vertrautheit mit den Hardware-Herausforderungen der Token-basierten Auswertungsregeln und der Producer-Consumer-Synchronisation.
- Praktische Erfahrung mit On-Chip-Speicherdesign: SRAM-Wrapper, Scratchpad/TCM, Banking und speicherabgebildete Register-Schnittstellen.
- Erfahrung mit Low-Power-RTL-Techniken: UPF-gesteuerte Flows, Clock Gating, Power Domains, Retention Register und AON Wakeup-Logik.
- Vertrautheit mit mindestens einem Standard-On-Chip-Busprotokoll (AXI, AHB, APB, TileLink oder NoC-Äquivalent) auf RTL-Implementierungsebene.
- Erfahrung in der Durchführung von RTL durch Synthese und Timing Closure; Fähigkeit, SDC-Constraints, STA-Berichte und Synthese-QoR-Zusammenfassungen zu lesen und darauf zu reagieren.
- Starke schriftliche Kommunikationsfähigkeiten; in der Lage, selbstständig uArch-Spezifikationen und Design-Review-Materialien zu erstellen.
- Erfahrung mit Memory Compiler Toolchains
Gewünschte Qualifikationen & Erfahrungsvoraussetzungen
- Vorherige RTL-Verantwortung für eine Dataflow-Engine, eine Neural Processing Unit (NPU) oder eine Streaming-DSP-Architektur mit explizitem Producer-Consumer-Token-Management.
- Erfahrung in der Zusammenarbeit mit Compiler- oder Graph-Optimierungs-Teams zur gemeinsamen Gestaltung von Hardware-Ausführungsmodellen und Graph-IR-Darstellungen.
- Vertrautheit mit NVM-Controller-RTL (MRAM, RRAM), einschließlich ECC, Programm-/Löschsequenzierung und Anwendungsfällen für die Speicherung von Modellgewichten.
- Erfahrung mit IoT-Klassen-Energiebudgets (unter 10 mW aktiv, unter 100 µW Standby) und den daraus resultierenden RTL-Designentscheidungen.
- Vertrautheit mit funktionalen Sicherheitsstandards (ISO 26262, IEC 61508), wie sie auf die Fehlererkennung der Ausführungs-Fabric und die Isolierung von Power Domains angewendet werden.
- Kenntnisse von KI-Framework-Graphformaten (ONNX, TFLite) und Verständnis dafür, wie die Graph-Kompilierung auf Hardware-Ausführungsprimitive abgebildet wird.
- Tape-out-Credits auf einem Edge-AI-, IoT- oder Wearable-SoC bei 12nm oder darunter.
- Erfahrung mit formaler Verifikation von Flow-Control-Logik, Deadlock-Freiheit oder Busprotokoll-Konformität.
Wir bieten ein wettbewerbsfähiges Grundgehalt für diese Rolle, das im Allgemeinen von $200,000 bis $275,000 reicht, zuzüglich eines jährlichen Bonus von 10%%, bedeutsamer Aktienoptionen und umfassender Leistungen. Die endgültige Vergütung hängt von Erfahrung, Niveau und Standort ab, mit Flexibilität für den richtigen Kandidaten.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen