Vereinigte Staaten
Be Structured Technology Group
Apple
SoC Physical Design Engineer, PnR
Vereinigte Staaten
San Jose, California, United States
Python
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Stellen Sie sich vor, was Sie hier erreichen könnten! Bei Apple werden neue Ideen sehr schnell zu außergewöhnlichen Produkten, Dienstleistungen und Kundenerlebnissen. Bringen Sie Leidenschaft und Engagement in Ihre Arbeit ein, und es gibt keine Grenzen für das, was Sie erreichen können. Dynamische, hart arbeitende Menschen und inspirierende, innovative Technologien sind hier die Norm. Die Menschen, die hier arbeiten, haben mit allen Hardware-Produkten von Apple ganze Branchen neu erfunden. Dieselbe Leidenschaft für Innovation, die in unsere Produkte einfließt, gilt auch für unsere Arbeitsweise und stärkt unser Engagement, die Welt besser zu hinterlassen, als wir sie vorgefunden haben. Kommen Sie zu uns und helfen Sie dabei, das nächste bahnbrechende Produkt von Apple auf den Markt zu bringen!
BESCHREIBUNG
In dieser verantwortungsvollen Position sind Sie direkt für die physische Implementierung von Design-Partitionen (vom Netlist bis zum Tapeout) für ein hochkomplexes SoC unter Verwendung innovativer Prozesstechnologie verantwortlich.
Im Bereich Physical Design stehen Sie im Zentrum der Designbemühungen und arbeiten eng mit den Teams für Architektur, CAD, Timing und Logikdesign zusammen, wobei Sie einen entscheidenden Beitrag zur Bereitstellung erstklassiger Designs leisten. Kenntnisse der grundlegenden Chip-Architektur, des back end-Chip-Design-Flows, der physischen Synthese, des Floor-Plannings, Place and Route (PnR), Power Grid, Timing (STA), physischer Design-Verifizierung (DRC/LVS) sowie EMIR (Redhawk/Totem/Voltus) sind erforderlich. Zu Ihren Aufgaben gehören:
- Zusammenarbeit mit dem Logikdesign-Team, um die Partitionsarchitektur zu verstehen und physische Aspekte frühzeitig im Designzyklus voranzutreiben.
- Abschluss der Implementierung vom Netlist bis zum GDS2 für Partitionen unter Einhaltung von Zeitplänen und Designzielen.
- Timing-, physische und elektrische Verifizierung sowie die Steuerung des Signoff-Abschlusses für die Partitionen.
- Lösung und Verbesserung von Design- und Flow-Problemen im Zusammenhang mit dem physischen Design, Identifizierung potenzieller Lösungen und Steuerung der Umsetzung.
MINDESTQUALIFIKATIONEN
Mindestens ein Bachelor-Abschluss mit 0+ Jahren Erfahrung. Grundlegendes Verständnis von Logikgattern.
BEVORZUGTE QUALIFIKATIONEN
Frühere Praktika/Co-op-Programme, Projektarbeiten oder relevante Studienleistungen in den Bereichen Computerarchitektur, VLSI, Design, Logikdesign oder Schaltungsdesign.
Starke Teamfähigkeit mit der Fähigkeit zur Zusammenarbeit mit verschiedenen funktionsübergreifenden Teams aus unterschiedlichen Fachbereichen.
Erfahrung mit Verilog, VHDL, Python, Perl, TCL und/oder SPICE.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen