PwrQ Holdings LLC
Apple
CPU Performance Engineer, Platform Architecture
Über die Stelle
Das CPU Platform Architecture Team ist dafür verantwortlich, die Grenzen der Single-Threaded- und Multi-Threaded-CPU-Leistung zu erweitern, um das Nutzererlebnis vieler Apple Produkte zu verbessern. Das Team besteht aus Experten mit fundierter Erfahrung in Mikroarchitektur, ISA-Definition, Leistungsmodellierung, Leistungsaufnahmemodellierung und Workload-Analyse. Wir suchen eine hochmotivierte, innovative und selbstbewusste Persönlichkeit, die unser CPU Platform Architecture Team verstärkt und die fortgeschrittene Exploration für CPU-Designs der nächsten Generation für iPhone, iPad, Mac und Server vorantreibt.
BESCHREIBUNG
Als CPU Performance Engineer mit Schwerpunkt auf dem Speicher-Subsystem sind Sie Teil eines Teams, das CPU- und Cache-Mikroarchitekturen definiert und optimiert. In enger Zusammenarbeit identifizieren Sie Leistungsengpässe im Design, suchen nach Verbesserungsmöglichkeiten und bewerten Lösungsansätze. Sie arbeiten mit erfahrenen CPU- und SoC-Designern aus den Bereichen Mikroarchitektur und RTL zusammen, um die Machbarkeit von Ideen durch Modellierung zu prüfen, Konzepte zu verfeinern, Modellkorrelationen durchzuführen und neue Impulse zu setzen. Die Rolle erfordert die Analyse von Single-Threaded- und Multi-Threaded-Workloads über bestehende und neue Produktkategorien hinweg, um Engpässe und Optimierungspotenziale aufzudecken. Wir arbeiten als größeres CPU-Architektur- und Performance-Team zusammen, um die Simulationsumgebung zu pflegen und zu verbessern, datengestützte Entscheidungen zu ermöglichen und kontinuierlich nach Wegen zu suchen, die Produktivität des gesamten Teams zu steigern.
MINDESTQUALIFIKATIONEN
- Bachelor-Abschluss
- Erfahrung in CPU- und SoC-Architektur sowie Mikroarchitektur
- Erfahrung mit Performance-Simulationsumgebungen
- Erfahrung in objektorientierter Programmierung mit C/C++
- Erfahrung mit einer Skriptsprache wie Perl oder Python
BEVORZUGTE QUALIFIKATIONEN
- Kenntnisse in Techniken zur Toleranz von Speicherlatenzen oder anderen Aspekten des CPU-Speicher-Subsystems (z. B. Prefetching, Caching-Richtlinien)
- 10+ Jahre einschlägige Berufserfahrung
- Master-Abschluss oder Promotion in Elektrotechnik, Informationstechnik oder Informatik
- Verständnis gängiger Datenstrukturen und Algorithmen
- Vertrautheit mit SIMD-, Vektor- oder Beschleunigerarchitekturen
- Vertrautheit mit MP-Performance
- Sicherer Umgang mit einem Umfeld voller Unsicherheiten und die Fähigkeit, sich in mehrdeutigen Situationen zurechtzufinden
- Erfahrung in einem forschungsorientierten Umfeld
