Estados Unidos
PwrQ Holdings LLC
Tenstorrent
Engenheiro(a) de Design Físico, PnR
Estados Unidos
Santa Clara, California, United States · Fort Collins, Colorado, United States · Austin, Texas, United States
Tradução automática. Consulte o original.
Sobre a oportunidade
Tenstorrent está liderando a indústria em tecnologia de IA de ponta, revolucionando as expectativas de desempenho, facilidade de uso e eficiência de custo. Com a IA redefinindo o paradigma da computação, as soluções devem evoluir para unificar inovações em modelos de software, compiladores, plataformas, redes e semicondutores. Nossa equipe diversificada de tecnólogos desenvolveu uma CPU RISC-V de alto desempenho do zero e compartilha uma paixão por IA e um profundo desejo de construir a melhor plataforma de IA possível. Valorizamos a colaboração, a curiosidade e o compromisso em resolver problemas difíceis. Estamos expandindo nossa equipe e procurando contribuintes de todas as senioridades.
Tenstorrent está buscando Engenheiros(as) de Design Físico talentosos(as) para implementar partições de alto desempenho para um SOC de IA líder na indústria. Você será responsável pelo fluxo completo de implementação, desde a síntese até o tapeout, trabalhando ao lado de engenheiros(as) de classe mundial para expandir os limites de desempenho, energia e área. Se você é apaixonado(a) por criar silício que impulsiona o futuro da computação de IA e prospera na resolução de desafios complexos de design, queremos você em nossa equipe.
Esta função é híbrida, baseada em Austin, TX ou Santa Clara, CA ou Fort Collins, CO.
Damos as boas-vindas a candidatos(as) com vários níveis de experiência para esta função. Durante o processo de entrevista, os(as) candidatos(as) serão avaliados(as) para o nível apropriado, e as ofertas serão alinhadas a esse nível, que pode diferir do publicado neste anúncio.
O que você aprenderá
- Como implementar e fechar partições de SoC de IA de ponta a ponta, incluindo intenção de energia, timing e signoff físico em um fluxo moderno baseado em Synopsys.
- Expertise mais profunda em domínios de signoff: EM/IR, DRC/LVS, equivalência lógica (LEC/Formality) e implementação CDC-aware em blocos de produção significativos.
- Integração prática de macros analógicas/de sinal misto (PLL/DLL), recursos DFT (OCC/MBIST) e IP de interface SoC dentro de fluxos de design físico avançados e ambientes de tapeout colaborativos.
Esta posição requer acesso a tecnologia que necessita de uma licença de exportação dos EUA para pessoas cuja cidadania mais recente ou residência permanente seja de um país dos Grupos D:1, E1 ou E2 do EAR.
Esta oferta de emprego está condicionada à elegibilidade do(a) candidato(a) para acessar tecnologia controlada por exportação dos EUA. Devido às leis de exportação dos EUA, incluindo as codificadas nos Regulamentos de Administração de Exportação dos EUA (EAR), a Empresa é obrigada a garantir a conformidade com essas leis ao transferir tecnologia para nacionais de certos países (como os Grupos D:1, E1 e E2 do EAR). Esses requisitos se aplicam a pessoas localizadas nos EUA e em todos os países fora dos EUA. Como a posição oferecida terá acesso direto e/ou indireto a informações, sistemas ou tecnologias sujeitas a essas leis, a oferta pode estar condicionada ao seu status de cidadania/residência permanente ou capacidade de obter aprovação prévia de licença do Departamento de Comércio dos EUA ou agência federal aplicável. Se o emprego não for possível devido às leis de exportação dos EUA, qualquer oferta de emprego será rescindida.
Requisitos mínimos
Quem você é
- Experiência com fluxos de síntese e place-and-route, especialmente usando Synopsys Design Compiler / Fusion Compiler e IC Compiler II.
- Confortável em uma equipe pequena e multifuncional de design físico, sendo responsável por um bloco ou subsistema e colaborando em marcos de tapeout com comunicação clara e responsabilidade.
- Idealmente, traga profundidade adicional em áreas como UPF/domínios de energia multi-tensão, integração de IP de interface SoC (por exemplo, I3C, UART), amplitude de signoff (DRC/LVS, EM/IR, LEC/Formality), implementação multi-clock/CDC-aware, integração de PLL/DLL e implementação física ciente de DFT (OCC/MBIST).
O que precisamos
- Executar síntese, PNR e STA para partições designadas de um complexo SoC de IA.
- Ajudar a fechar EM/IR, garantir que a intenção de energia UPF seja consistente com a implementação e conduzir o signoff de LEC e verificação física para suas partições em coordenação com os(as) proprietários(as) da metodologia.
- Trabalhar em estreita colaboração com arquitetos(as), designers de RTL e engenheiros(as) de DFT para resolver problemas de implementação e signoff em seus blocos.
A remuneração para todos os engenheiros(as) da Tenstorrent varia de US$ 100k a US$ 500k, incluindo remuneração base e variável. Experiência, habilidades, educação, histórico e localização impactam a oferta real feita.
Tenstorrent oferece um pacote de remuneração e benefícios altamente competitivo, e somos um empregador que oferece igualdade de oportunidades.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil