Estados Unidos
Redwood Materials
Tenstorrent
Engenheiro(a) de Design Físico: Interface Die-to-Die (RTL para GDSII)
Estados Unidos
Santa Clara, California, United States
Python
Tradução automática. Consulte o original.
Sobre a oportunidade
Tenstorrent está liderando a indústria em tecnologia de IA de ponta, revolucionando as expectativas de desempenho, facilidade de uso e eficiência de custo. Com a IA redefinindo o paradigma da computação, as soluções devem evoluir para unificar inovações em modelos de software, compiladores, plataformas, redes e semicondutores. Nossa equipe diversificada de tecnólogos desenvolveu uma CPU RISC-V de alto desempenho do zero e compartilha uma paixão por IA e um profundo desejo de construir a melhor plataforma de IA possível. Valorizamos a colaboração, a curiosidade e o compromisso em resolver problemas difíceis. Estamos expandindo nossa equipe e procurando contribuintes de todas as senioridades.
Tenstorrent está buscando um(a) Engenheiro(a) de Design Físico altamente qualificado(a) para impulsionar a implementação física crítica Die-to-Die (D2D) de RTL para GDSII. Esta função exige profundo conhecimento em fluxo completo de design físico com foco específico no fechamento de interfaces D2D de alta velocidade para arquiteturas multi-die/chiplet.
O Que Você Aprenderá
Esta posição é uma posição remota aberta para qualquer local nos EUA.
Damos as boas-vindas a candidatos com vários níveis de experiência para esta função. Durante o processo de entrevista, os candidatos serão avaliados para o nível apropriado, e as ofertas serão alinhadas a esse nível, que pode diferir do publicado.
- Como implementar e fechar interfaces D2D de ponta em arquiteturas avançadas multi-die/chiplet.
- Estratégias avançadas para co-otimizar roteamento, grade de energia e timing para links de alta velocidade entre dies.
- Técnicas de integração mais profundas trabalhando com equipes de PHY analógico, incluindo handoff de modelo (LEF/LIB) e design de interface orientado a constraints.
- Como impulsionar metodologias de PD repetíveis e escaláveis para interfaces de alta velocidade que podem ser aproveitadas em futuros chiplets e produtos.
Esta posição requer acesso a tecnologia que necessita de uma licença de exportação dos EUA para pessoas cuja cidadania mais recente ou residência permanente seja de um país dos Grupos D:1, E1 ou E2 do EAR dos EUA.
Esta oferta de emprego está condicionada à elegibilidade do candidato para acessar tecnologia controlada por exportação dos EUA. Devido às leis de exportação dos EUA, incluindo as codificadas nos Regulamentos de Administração de Exportação dos EUA (EAR), a Empresa é obrigada a garantir a conformidade com essas leis ao transferir tecnologia para nacionais de certos países (como os Grupos D:1, E1 e E2 do EAR). Esses requisitos se aplicam a pessoas localizadas nos EUA e em todos os países fora dos EUA. Como a posição oferecida terá acesso direto e/ou indireto a informações, sistemas ou tecnologias sujeitos a essas leis, a oferta pode ser condicionada ao seu status de cidadania/residência permanente ou capacidade de obter aprovação prévia de licença do Departamento de Comércio dos EUA ou agência federal aplicável. Se o emprego não for possível devido às leis de exportação dos EUA, qualquer oferta de emprego será rescindida.
Quem Você É
- Um(a) experiente Engenheiro(a) de Design Físico de ASIC com 5+ anos em nós avançados (7nm ou abaixo) e múltiplos tapeouts bem-sucedidos.
- Forte em implementação full-chip, confortável em gerenciar blocos de RTL a GDSII em síntese, floorplanning, place-and-route, CTS e sign-off.
- Profundamente familiarizado(a) com interfaces de alta velocidade (D2D, PCIe, HBM, SerDes) e os desafios físicos que vêm com elas (timing, integridade de sinal, integridade de energia).
- Orientado(a) a detalhes e metódico(a) com STA, constraints e fechamento para designs complexos e de alta velocidade.
- Um(a) solucionador(a) de problemas prático(a) que gosta de colaborar com equipes de analogia, digital e full-chip para depurar problemas difíceis.
- Trazer uma base acadêmica sólida: B.S./M.S. em EE/CE ou área relacionada.
O Que Precisamos
- Liderar a implementação física e o fechamento Die-to-Die (D2D), levando PHYs/controladores D2D de alta velocidade de netlist a tapeout.
- Gerenciar o fluxo completo de PD (RTL-para-GDSII): síntese, floorplanning, P&R, CTS, otimização e sign-off.
- Conduzir timing e verificação, incluindo STA completo (setup/hold), análise SI (crosstalk, IR drop) e alcançar DRC/LVS de qualidade de sign-off.
- Melhorar e manter metodologias de design físico, fluxos e scripts de automação (Tcl, Python), com foco específico em roteamento D2D, design de grade de energia e fechamento de timing.
- Colaborar estreitamente com equipes full-chip/chiplet para atender a todos os requisitos de tapeout e com a equipe de design analógico para resolver problemas de interface (LEF/LIB, constraints, integração/depuração).
- Aplicar forte expertise em ferramentas EDA em Synopsys/Cadence/Mentor para implementação, análise e verificação.
A remuneração para todos os engenheiros na Tenstorrent varia de US$ 100k a US$ 500k, incluindo remuneração base e variável. Experiência, habilidades, educação, histórico e localização impactam a oferta real feita.
Tenstorrent oferece um pacote de remuneração e benefícios altamente competitivo, e somos um empregador que oferece igualdade de oportunidades.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil