Estados Unidos
Nominal
SpaceX
Engenheiro(a) Sênior de Verificação Física Full Chip (Engenharia de Silício)
Estados Unidos
Austin, Texas, United States
Python
Tradução automática. Consulte o original.
Sobre a oportunidade
SpaceX foi fundada com a crença de que um futuro em que a humanidade está explorando as estrelas é fundamentalmente mais empolgante do que um em que não está. Hoje, a SpaceX está desenvolvendo ativamente as tecnologias para tornar isso possível, com o objetivo final de possibilitar a vida humana em Marte.
ENGENHEIRO(A) SÊNIOR DE VERIFICAÇÃO FÍSICA FULL CHIP (ENGENHARIA DE SILÍCIO)
Na SpaceX, estamos aproveitando nossa experiência na construção de foguetes e espaçonaves para implantar o Starlink, o sistema de banda larga de internet mais avançado do mundo. O Starlink é a maior constelação de satélites do mundo e está fornecendo internet rápida e confiável para milhões de usuários em todo o mundo. Projetamos, construímos, testamos e operamos todas as partes do sistema – milhares de satélites, receptores de consumo que permitem aos usuários se conectar em minutos após a desembalagem e o software que une tudo. Ainda arranhamos a superfície do potencial impacto global do Starlink e estamos procurando os melhores engenheiros para ajudar a maximizar a utilidade do Starlink para comunidades e empresas em todo o mundo.
Estamos buscando um(a) engenheiro(a) motivado(a), proativo(a) e intelectualmente curioso(a) que trabalhará ao lado de equipes multidisciplinares de classe mundial (sistemas, firmware, arquitetura, design, validação, engenharia de produto, implementação de ASIC). Neste papel, você desenvolverá silício de última geração para implantação em infraestruturas espaciais e terrestres em todo o mundo. Esses chips estão possibilitando a conectividade em locais onde antes não estava disponível, era acessível ou confiável. Seus esforços ajudarão a entregar soluções de ponta que expandirão o desempenho e as capacidades da rede Starlink.
RESPONSABILIDADES
- Ser o(a) responsável e executar signoff de DRC, LVS, ESD, PERC e antenna full-chip usando ferramentas padrão da indústria como Calibre, ICV ou Pegasus
- Desenvolver, manter e otimizar fluxos de verificação física para SoCs de nós avançados.
- Interpretar e implementar os Manuais de Regras de Design (DRM) da foundry – traduzir atualizações de regras em mudanças de fluxo verificadas
- Depurar e resolver violações complexas de DRC/LVS em designs full-chip hierárquicos
- Realizar verificação de ESD – validar estratégias de proteção, caminhos de corrente e conformidade CDM/HBM
- Impulsionar a prontidão para tapeout coordenando o signoff entre os times de design de blocos, top-level e Hard IP
- Engajar diretamente com as equipes da foundry para resolver ambiguidades de DRM e solicitações de waiver.
- Desenvolver/modificar fluxos de design conforme necessário para atender à qualidade geral dos resultados do design e à integração do chip
- requisitos. Utilizar agentes de IA para automatizar a validação de rule decks, triagem de violações e fluxos de relatórios de signoff
QUALIFICAÇÕES BÁSICAS
- Bacharelado em engenharia elétrica, engenharia da computação ou ciência da computação
- 5+ anos de experiência industrial em desenvolvimento de fluxo de design ASIC e/ou físico
REQUISITOS ADICIONAIS
- Capacidade de trabalhar horas extras e fins de semana conforme necessário para cumprir marcos críticos do projeto
REQUISITOS DE ITAR
Para cumprir as regulamentações de exportação do Governo dos EUA, o(a) candidato(a) deve ser (i) cidadão(ã) ou nacional dos EUA, (ii) residente legal permanente nos EUA (também conhecido como portador de green card), (iii) Refugiado(a) sob 8 U.S.C. § 1157, ou (iv) Asilado(a) sob 8 U.S.C. § 1158, ou ser elegível para obter as autorizações necessárias do Departamento de Estado dos EUA. Saiba mais sobre o ITAR aqui.
HABILIDADES E EXPERIÊNCIA PREFERENCIAIS
- Experiência e profundo entendimento de fluxos de design físico de SOC top level (planejamento de piso, I/O, planejamento de bump e RDL, integração de Hard IP, particionamento, geração de grade de energia/terra, atribuição de pinos, DFT, hardening de partição, tratamento especial de clock, fluxos de feedthrough, planejamento e implementação de interfaces/interconexões especiais)
- Experiência em integração de IP (ex: memórias, I/Os, IPs analógicos, SerDes, DDR etc.)
- Profundo conhecimento em metodologias de verificação DRC, LVS, PERC e ESD
- Proficiência prática com Calibre, ICV (IC Validator) ou Pegasus
- Experiência direta com DRM de foundry – capaz de ler, interpretar e implementar rule decks complexos
- Experiência em nós avançados (4nm e abaixo)
- Experiência com designs de SOC grandes (>10M gates) com frequências acima de 1GHZ
- Excelentes habilidades de scripting (csh/bash, Perl, Python, TCL, Makefile etc.)
- Indivíduo autodirigido(a) com atitude positiva e capacidade de trabalhar em um ambiente de grupo dinâmico
SpaceX é um Empregador que Oferece Igualdade de Oportunidades; o emprego na SpaceX é regido com base no mérito, competência e qualificações e não será influenciado de forma alguma por raça, cor, religião, gênero, origem nacional/etnia, status de veterano, status de deficiência, idade, orientação sexual, identidade de gênero, estado civil, deficiência mental ou física ou qualquer outro status legalmente protegido.
Candidatos que desejam visualizar uma cópia do Plano de Ação Afirmativa da SpaceX para veteranos e pessoas com deficiência, ou candidatos que necessitam de acomodação razoável para o processo de inscrição/entrevista devem entrar em contato com [email protected].
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil