Launch Legends
SiFive
Engenheiro Principal de Design de Interconexão
SOBRE A SIFIVE
Como pioneira que introduziu o RISC-V ao mundo, a SiFive está transformando o futuro da computação ao trazer o potencial ilimitado do RISC-V para as aplicações de mais alto desempenho e mais intensivas em dados do mundo. As plataformas de computação incomparáveis da SiFive continuam a permitir que as principais empresas de tecnologia do mundo inovem, otimizem e entreguem as soluções mais avançadas de amanhã em todos os segmentos de mercado de design de chips, incluindo inteligência artificial, machine learning, automotivo, data center, mobile e consumo. Com a SiFive, o futuro do RISC-V não tem limites.
Na SiFive, estamos sempre animados para nos conectar com indivíduos talentosos, que são tão apaixonados por impulsionar a inovação e mudar o mundo quanto nós. Nossa inovação constante e sucesso contínuo se devem às nossas incríveis equipes de pessoas incrivelmente talentosas, que colaboram e se apoiam para criar ideias e soluções verdadeiramente inovadoras. Soluções que terão um enorme impacto na vida das pessoas; tornando o mundo um lugar melhor, um processador de cada vez.
Você está pronto?
Para saber mais sobre o sucesso fenomenal da SiFive e para ver por que ganhamos o prestigiado prêmio GSA de Empresa Privada Mais Respeitada (pela quarta vez!), confira nosso site sifive.com/ e nossas páginas no Glassdoor glassdoor.com/Overview/Working-at-SiFive-EI_IE1922671.11,17.htm.
Descrição da Vaga
A Função
A SiFive está procurando um engenheiro de hardware de nível principal apaixonado por projetar IP de CPU e interconexão líderes de mercado para ajudar a impulsionar a onda de adoção do RISC-V como a arquitetura de escolha para designs de SOC em uma ampla variedade de aplicações verticais. Estamos criando IP massivamente personalizável e melhorando o tempo de lançamento no mercado projetando hardware como geradores altamente configuráveis. Aproveitamos a tecnologia e as ideias da indústria de software para executar o design de hardware com a agilidade do desenvolvimento de software. Construímos e mantemos várias linhas de CPU, interconexões TileLink e outros IPs de uncore/infraestrutura usando a biblioteca de construção de hardware Chisel incorporada na linguagem Scala, e estamos buscando indivíduos motivados para aprimorar/evoluir nosso IP existente, bem como desenvolver novo IP.
O Desafio
Responsabilidades
- Projetar o melhor IP de interconexão do mundo, com base nas revolucionárias arquiteturas abertas RISC-V e TileLink
- Dominar a arte de projetar hardware como geradores configuráveis em uma linguagem de software específica de domínio para elaboração de circuitos
- Trabalhar em um ambiente dinâmico e de ritmo acelerado para trazer novos IPs de hardware para o mercado rapidamente, com alta qualidade e desempenho excepcional
- Arquitetar, projetar e implementar uma interconexão TileLink aprimorada, controladores de cache, pontes de protocolo e outra lógica de infraestrutura/uncore como geradores RTL em Chisel
- Implementar geradores RTL de forma que os elementos se autoconfigurem para se conectar otimamente uns aos outros
- Aprimorar projetos futuros para fornecer maior desempenho, coerência multi-core e multi-sistema mais eficiente
- Projetar extensiva configurabilidade como uma consideração de primeira classe
- Integrar novo conteúdo de design no framework Chisel/FIRRTL da SiFive e contribuir para melhorias nesse framework para permitir a configuração/geração automática de documentação, ambientes de verificação e testes, e software empacotado.
- Realizar verificação inicial em sandbox e trabalhar com a equipe de verificação de design para criar e executar planos de teste de verificação completos
- Garantir que o conhecimento seja compartilhado por meio da criação e manutenção de ótima documentação e participação em uma cultura de design colaborativo
Requisitos mínimos
O que você traz para o desafio
- Conhecimento de arquiteturas e conceitos de cache e coerência de cache
- Experiência com NoC ou outros tecidos de interconexão
- Familiaridade com protocolos de barramento padrão da indústria (AXI, AHB, APB, CHI, CXL, UCIe)
- Capacidade de arquitetar soluções para conectar tecidos de barramento de protocolos díspares
- Fortes habilidades/experiência em engenharia de software, incluindo:
- Programação orientada a objetos, orientada a aspectos e particularmente funcional
- Metaprogramação com templates, em qualquer linguagem
- Infraestruturas de compilador, particularmente para linguagens específicas de domínio
- Modelagem de dados, particularmente representações intermediárias para otimização ou transformação de passes de compilador
- Desenvolvimento guiado por testes, particularmente capacidade de escrever testes unitários adaptativos
- Proficiência em design de hardware (RTL) em Verilog, System Verilog ou VHDL
- Atenção aos detalhes e foco em design de alta qualidade
- Capacidade de trabalhar bem com os outros e crença de que engenharia é um esporte de equipe
- BS/MS em EE, CE, CS ou disciplina técnica relacionada, ou experiência equivalente
Diferenciais
- Experiência com Scala/Chisel, Bluespec, ou alguma outra linguagem/DSL para expressar hardware configurável via software
- Conhecimento da arquitetura RISC-V
- Experiência com Git/Github, Jira, Confluence
Salário e Benefícios
Consistente com os valores da SiFive e a lei aplicável, fornecemos as seguintes informações para promover a transparência e a equidade salarial. Temos uma estrutura de remuneração baseada no mercado que varia de acordo com a localização. Por favor, note que a faixa salarial base é uma diretriz, e nossa faixa de remuneração reflete o custo de mão de obra no mercado geográfico dos EUA com base na localização da função. O salário dentro dessas faixas varia e depende do conhecimento, habilidades e experiência de trabalho relevante relacionados à função.
Para candidatos que recebem uma oferta, o salário inicial variará com base em vários fatores, incluindo, mas não se limitando a, qualificações como nível de habilidade, competências e local de trabalho. A faixa fornecida pode representar uma faixa para candidatos e pode não refletir a faixa completa para um funcionário com tempo de casa.
Faixa Salarial Base
$231,444.00-$282,876.00
Além do salário base, esta função pode ser elegível para remuneração variável/incentivo e/ou ações. Além disso, esta função é elegível para um pacote abrangente e competitivo de benefícios que pode incluir planos de saúde e aposentadoria, tempo de folga remunerado e muito mais!
Informações Adicionais
Esta posição requer verificações de antecedentes e referências bem-sucedidas e prova satisfatória do seu direito de trabalhar nos Estados Unidos da América.
Qualquer oferta de emprego para esta posição também está condicionada à verificação pela Empresa de que você está autorizado para acesso a tecnologia controlada para exportação sob as leis de controle de exportação aplicáveis ou, se você ainda não estiver autorizado, nossa capacidade de obter com sucesso quaisquer licenças de exportação ou outras aprovações necessárias.
A SiFive é uma empregadora de igualdade de oportunidades. Celebramos a diversidade e estamos comprometidos em criar um ambiente inclusivo para todos os funcionários.
Como empregadora E-Verify, usamos este sistema para confirmar a elegibilidade de emprego de todos os novos contratados de acordo com a lei federal. Todos os candidatos serão obrigados a preencher um Formulário I-9, Verificação de Elegibilidade de Emprego, após a contratação. Não usamos o E-Verify para pré-selecionar candidatos e cumpriremos todos os regulamentos do E-Verify.
Residentes da Califórnia: consulte nosso aviso para candidatos a emprego para obter mais informações sobre como lidamos com suas informações pessoais e seus direitos de privacidade: Documento de Política de Privacidade prismic-io.s3.amazonaws.com/sifive/b05bbe74-0a82-45a2-95cb-1806416cac3c_SiFive+CPRA+HR+Privacy+Notice+-+CA+Job+Candidates.pdf.
