Estados Unidos
Roku
Celero Communications, Inc.
Engenheiro de Design ASIC - Design Digital DSP & Sinal Misto/Analógico
Estados Unidos
Irvine, California, United States · San Jose, California, United States
Python
Tradução automática. Consulte o original.
Por Que Se Juntar à Celero?
Engenheiro de Design ASIC
A Celero Communications é uma startup de semicondutores empolgante e em rápido crescimento, desenvolvendo tecnologias inovadoras que impulsionam a infraestrutura de IA e data center de próxima geração. Nossos produtos possibilitam conectividade óptica de alto desempenho e transceptores e modems ópticos de próxima geração.
A Celero está buscando um Engenheiro de Design ASIC altamente qualificado e motivado para se juntar à nossa equipe e contribuir para o desenvolvimento de ASICs avançados para sistemas de comunicação óptica de alta velocidade. O candidato ideal terá forte expertise em design digital de ASIC, combinado com experiência prática em tecnologias DSP, Analógica e/ou SerDes.
Na Celero, você terá a oportunidade de trabalhar em tecnologias de semicondutores desafiadoras e de alto desempenho na intersecção de infraestrutura de IA, comunicações ópticas, DSP, SerDes e design de sinal misto.
Você trabalhará em estreita colaboração com engenheiros experientes em várias disciplinas e terá a oportunidade de fazer contribuições significativas para produtos, da arquitetura ao silício.
O Que Você Fará
- Projetar e implementar circuitos digitais de alto desempenho e blocos de ASIC usando Verilog e SystemVerilog.
- Desenvolver e integrar funcionalidade DSP, comunicação digital e SerDes de alta velocidade em designs de ASIC complexos.
- Trabalhar em estreita colaboração com as equipes de Analógico, SerDes, DSP, Arquitetura, Verificação, Design Físico e Sistemas para desenvolver e integrar ASICs de sinal misto.
- Participar do projeto e desenvolvimento de caminhos de dados de alta velocidade, blocos de processamento de sinal, lógica de controle e interfaces para sistemas de comunicação óptica.
- Realizar síntese, análise de timing, lint, equivalência formal, Clock Domain Crossing (CDC) e atividades relacionadas de implementação e signoff de ASIC.
- Otimizar designs para desempenho, consumo de energia e área (PPA).
- Realizar simulação e depuração de RTL para garantir a funcionalidade e o desempenho do design.
- Contribuir para a integração em nível de bloco e de nível superior, verificação e bring-up de silício.
- Participar de revisões de arquitetura e design e fornecer orientação técnica a outros engenheiros.
- Colaborar com equipes multifuncionais para solucionar problemas complexos de design e de nível de sistema.
- Desenvolver scripts e automação usando Python, Tcl ou linguagens similares para melhorar a eficiência de design e verificação.
- Contribuir para o desenvolvimento de ASIC desde a arquitetura e RTL até o tapeout e validação de silício.
O Que Você Trará
- Bacharelado ou superior em Engenharia Elétrica, Engenharia da Computação ou área relacionada.
- 5+ anos de experiência em design digital de ASIC, com propriedade demonstrada de blocos ou subsistemas de ASIC complexos.
- Forte proficiência em Verilog e/ou SystemVerilog.
- Forte compreensão de princípios de design digital, design RTL e metodologias de desenvolvimento de ASIC.
- Experiência prática com fluxos de design de ASIC e ferramentas EDA padrão da indústria.
- Forte conhecimento em uma ou mais das seguintes áreas:
- Processamento Digital de Sinais (DSP)
- SerDes de alta velocidade
- ICs Analógicos/de Sinal Misto
- Comunicações digitais
- Comunicações ópticas
- Experiência trabalhando com algoritmos DSP, arquiteturas de data path, FEC, equalização, modulação/demodulação ou outras tecnologias de comunicação de alta velocidade.
- Compreensão de arquiteturas SerDes e interfaces de alta velocidade, incluindo data paths TX/RX, equalização, clocking e interfaces de sinal misto relacionadas.
- Experiência em colaboração com equipes de design Analógico e de Sinal Misto e compreensão da interação entre blocos digitais, analógicos e SerDes.
- Experiência com síntese, análise estática de timing, Lint, CDC, verificação formal e simulação RTL.
- Familiaridade com metodologias de verificação como UVM e/ou verificação formal.
- Conhecimento de técnicas de design de baixo consumo de energia e otimização de PPA.
- Fortes habilidades analíticas e de resolução de problemas.
- Excelentes habilidades de comunicação e trabalho em equipe, com a capacidade de trabalhar efetivamente em um ambiente de startup dinâmico.
Qualificações Preferenciais
- Experiência em design de ASICs para comunicações ópticas, transceptores ópticos, comunicações coerentes ou redes de alta velocidade.
- Experiência com DSP coerente, FEC, esquemas de modulação, equalização ou recuperação de dados de alta velocidade.
- Experiência com arquiteturas SerDes, incluindo TX/RX, CDR, PLLs, CTLE, DFE, interfaces ADC/DAC ou circuitos de sinal misto de alta velocidade relacionados.
- Experiência trabalhando com tecnologias de processo de semicondutores avançadas.
- Experiência em levar ASICs da arquitetura/RTL através da síntese, implementação física, tapeout e bring-up de silício.
- Experiência com MATLAB, Python, Tcl ou outras ferramentas de modelagem e automação.
- Compreensão de padrões de comunicação óptica e protocolos de rede de alta velocidade.
- Experiência trabalhando em uma startup ou ambiente de desenvolvimento de semicondutores dinâmico.
Faixa Salarial Base Anual para os EUA: $150,000 - $250,000 (A oferta final será determinada com base nas habilidades, experiência, qualificações e localização relacionadas ao cargo.)
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfilContinue explorando
Redwood Materials
CoreWeave
