Redwood Materials
Tenstorrent
Ingénieur Conception Physique : Interface Die-to-Die (RTL vers GDSII)
À propos du poste
Tenstorrent est un leader de l'industrie dans les technologies d'IA de pointe, révolutionnant les attentes en matière de performance, de facilité d'utilisation et d'efficacité des coûts. Alors que l'IA redéfinit le paradigme informatique, les solutions doivent évoluer pour unifier les innovations dans les modèles logiciels, les compilateurs, les plateformes, la mise en réseau et les semi-conducteurs. Notre équipe diversifiée de technologues a développé un CPU RISC-V haute performance à partir de zéro, et partage une passion pour l'IA et un profond désir de construire la meilleure plateforme d'IA possible. Nous valorisons la collaboration, la curiosité et l'engagement à résoudre des problèmes complexes. Nous élargissons notre équipe et recherchons des contributeurs de tous niveaux d'ancienneté.
Tenstorrent recherche un Ingénieur Conception Physique hautement qualifié pour piloter l'implémentation physique critique Die-to-Die (D2D) de RTL à GDSII. Ce rôle exige une expertise approfondie du flux de conception physique complet, avec un accent particulier sur la fermeture des interfaces D2D à haute vitesse pour les architectures multi-puces/chiplets.
Ce que vous apprendrez
Ce poste est un poste à distance ouvert à toute localisation aux États-Unis.
Nous accueillons des candidats ayant différents niveaux d'expérience pour ce poste. Au cours du processus d'entretien, les candidats seront évalués pour le niveau approprié, et les offres correspondront à ce niveau, qui peut différer de celui indiqué dans cette annonce.
- Comment implémenter et fermer des interfaces D2D de pointe dans des architectures multi-puces/chiplets avancées.
- Stratégies avancées pour la co-optimisation du routage, de la grille d'alimentation et du timing pour les liaisons à haute vitesse entre les puces.
- Techniques d'intégration plus approfondies en travaillant avec les équipes de PHY analogiques, y compris le transfert de modèles (LEF/LIB) et la conception d'interfaces pilotée par contraintes.
- Comment piloter des méthodologies PD répétables et évolutives pour les interfaces à haute vitesse qui peuvent être utilisées pour les futurs chiplets et produits.
Ce poste nécessite l'accès à une technologie qui requiert une licence d'exportation américaine pour les personnes dont le pays de citoyenneté ou de résidence permanente le plus récent est un pays des groupes D : 1, E1 ou E2 de l'EAR américain.
Cette offre d'emploi est conditionnée à l'éligibilité du candidat à accéder à la technologie contrôlée par les exportations américaines. En raison des lois américaines sur l'exportation, y compris celles codifiées dans le U.S. Export Administration Regulations (EAR), la Société est tenue d'assurer la conformité avec ces lois lors du transfert de technologie aux ressortissants de certains pays (tels que les groupes D : 1, E1 et E2 de l'EAR). Ces exigences s'appliquent aux personnes situées aux États-Unis et dans tous les pays hors des États-Unis. Comme le poste offert aura un accès direct et/ou indirect à des informations, systèmes ou technologies soumis à ces lois, l'offre peut être conditionnée à votre statut de citoyenneté/résidence permanente ou à votre capacité à obtenir une autorisation de licence préalable du Département du Commerce américain ou de l'agence fédérale compétente. Si l'emploi n'est pas possible en raison des lois américaines sur l'exportation, toute offre d'emploi sera annulée.
Qui vous êtes
- Un Ingénieur Conception Physique ASIC expérimenté avec 5+ années d'expérience sur des nœuds avancés (7 nm ou moins) et plusieurs tapeouts réussis.
- Solide en implémentation de puce complète, à l'aise pour prendre en charge des blocs de RTL à GDSII, couvrant la synthèse, le floorplanning, le place-and-route, le CTS et le sign-off.
- Profondément familier avec les interfaces à haute vitesse (D2D, PCIe, HBM, SerDes) et les défis physiques qui en découlent (timing, intégrité du signal, intégrité de l'alimentation).
- Souci du détail et méthode dans l'analyse STA, les contraintes et la fermeture pour des conceptions complexes à haute vitesse.
- Un résolveur de problèmes pratique qui aime collaborer avec les équipes analogiques, numériques et de puce complète pour déboguer des problèmes difficiles.
- Apporter une base académique solide : B.S./M.S. en EE/CE ou domaine connexe.
Ce dont nous avons besoin
- Piloter l'implémentation physique et la fermeture Die-to-Die (D2D), en prenant en charge les PHY/contrôleurs D2D à haute vitesse du netlist au tapeout.
- Prendre en charge le flux PD complet (RTL-vers-GDSII) : synthèse, floorplanning, P&R, CTS, optimisation et sign-off.
- Piloter le timing et la vérification, y compris l'analyse STA complète (setup/hold), l'analyse SI (crosstalk, IR drop), et atteindre la qualité de sign-off pour DRC/LVS.
- Améliorer et maintenir les méthodologies de conception physique, les flux et les scripts d'automatisation (Tcl, Python), avec un accent particulier sur le routage D2D, la conception de la grille d'alimentation et la fermeture du timing.
- Collaborer étroitement avec les équipes full-chip/chiplet pour répondre à toutes les exigences de tapeout et avec l'équipe de conception analogique pour résoudre les problèmes d'interface (LEF/LIB, contraintes, intégration/débogage).
- Appliquer une expertise solide des outils EDA chez Synopsys/Cadence/Mentor pour l'implémentation, l'analyse et la vérification.
La rémunération pour tous les ingénieurs chez Tenstorrent varie de $100k à $500k, incluant la rémunération de base et variable cible. L'expérience, les compétences, l'éducation, le parcours et la localisation ont tous un impact sur l'offre réelle.
Tenstorrent offre un ensemble de rémunération et d'avantages très compétitifs, et nous sommes un employeur garantissant l'égalité des chances.
