Roku
Retym
Ingénieur Conception VLSI
Python
Traduction automatique. Consultez l’original.
À propos du poste
Nous recherchons des Ingénieurs Conception VLSI / Micro-architectes talentueux et expérimentés.
En tant qu'Ingénieur Conception VLSI / Micro-architecte, vous aurez l'opportunité de concevoir à partir de zéro des nouveaux systèmes de communication de pointe, hautement sophistiqués et innovants.
Responsabilités clés pour un Ingénieur Conception VLSI
- Travailler en étroite collaboration avec les équipes Algorithme et Architecture
- Comprendre et traduire les exigences algorithmiques de haut niveau en implémentations matérielles efficaces.
- Apprendre et analyser les protocoles et normes pertinents
- Interpréter les spécifications de protocoles (par ex. Ethernet, etc.) et les appliquer avec précision dans la conception.
Participer à toutes les étapes de conception
- Définition de la micro-architecture
- Codage RTL (en utilisant Verilog/SystemVerilog)
- Codage compatible synthèse et conception tenant compte du timing
Collaborer de manière transversale
- Équipe de vérification : Pour le développement de bancs de test, le support au débogage et la clôture de la couverture fonctionnelle.
- Équipe DFT : Assurer que la conception est insérable par scan, supporte l'ATPG, le BIST, etc.
- Équipe Backend/conception physique : Pour le floorplanning, la clôture du timing et le feedback de routage.
Participer aux revues de conception
- Présenter et défendre les décisions de conception lors des revues par les pairs et formelles.
Effectuer la synthèse et l'analyse de timing
- Générer les contraintes de synthèse (SDC), exécuter la synthèse et analyser les rapports de timing.
Déboguer et corriger les problèmes fonctionnels/de timing
- Collaborer au débogage post-silicium ou pré-silicium ; utiliser des formes d'onde, des assertions et des analyseurs logiques.
Optimiser pour la surface, la puissance et la performance (PPA)
- Identifier les goulots d'étranglement et les opportunités d'amélioration au sein du RTL.
Documentation
- Maintenir une documentation de conception claire pour la réutilisabilité et la référence (par ex. spécifications de micro-architecture, documentation d'interface).
Contribuer à l'intégration IP/SoC
- Travailler sur l'intégration des blocs de conception dans des systèmes plus larges et gérer les interfaces au niveau du système.
Participer au Bring-up et à la validation du silicium (optionnel mais précieux)
- Soutenir le lancement du premier silicium et aider à la validation post-silicium, le cas échéant.
Se tenir informé des tendances et outils de l'industrie
- Apprendre de nouveaux outils EDA, langages et méthodologies (par ex. CDC, Linting, Vérification Formelle).
Prérequis
Prérequis du poste
- +5 ans d'expérience en tant qu'ingénieur conception numérique ASIC/VLSI
- Solide expérience en Verilog/SystemVerilog
- Familiarité avec les outils/environnements de simulation, les méthodologies de vérification
- Fort esprit d'équipe, solides compétences interpersonnelles
- Attitude proactive et entreprenante, autonome, capable de travailler indépendamment
- Diplôme BS/MS en EE/CE d'universités reconnues
Une expérience dans un ou plusieurs des domaines suivants est un plus :
- Familiarité avec les pratiques de conception avancées (franchissement de domaines d'horloge/tension, conception basse consommation, DFT)
- Conception de blocs orientés DSP
- Ethernet (100G et supérieur)
- Expérience en scripting utilisant plusieurs des langages suivants : Python, Perl, TCL
