Ingeniero de Metodología y Flujo de Diseño de Celdas Estándar

¿Te apasiona unirte a un grupo de ingeniería de diseño digital de clase mundial y tomar ideas imaginativas y revolucionarias para determinar cómo convertirlas en realidad? Aplicarás los fundamentos de la ingeniería y empezarás desde cero si es necesario, llevando ideas vanguardistas e innovadoras al mundo real. Ayudarás a diseñar las herramientas que nos permiten ofrecer a los clientes experiencias que nunca antes habían imaginado. Tenemos una oportunidad extraordinaria para ingenieros de metodología y flujo de diseño de celdas estándar. En este puesto de gran visibilidad, estarás en el centro de un esfuerzo de diseño de procesadores, trabajando con el equipo de circuitos digitales personalizados y el desarrollo de bibliotecas, logrando un impacto crítico en la entrega de productos de calidad al mercado con rapidez.

Imagínate en el centro de nuestro diseño de procesadores de vanguardia en tecnologías de submicras profundas y en diseños de bibliotecas de celdas estándar. Tendrás la oportunidad de integrar y aportar nuevas perspectivas, así como de trabajar con un equipo de ingenieros con talento. En este puesto dentro de nuestro equipo de circuitos personalizados, realizarás lo siguiente:

Grado universitario (BS) y un mínimo de 3 años de experiencia relevante en el sector.

Al menos 5+ años en caracterización de bibliotecas, modelado de temporización/potencia/ruido CCS/variación, formatos Liberty, simulación Spice, flujos de análisis estático de temporización y potencia, etc. Experiencia con el modelado de temporización de macros personalizadas grandes y biestables secuenciales complejos. Exposición al diseño para pruebas (DFT), concepto de escaneado y escritura de RTL compatible con DFT. Comprensión de todos los aspectos de la especificación de implementación, diseño, temporización, potencia y automatización de flujos. Conocimientos de análisis de datos y ML para estudiar tendencias de datos y realizar control de calidad en grandes conjuntos de datos con automatización. Habilidades de automatización de flujos en el desarrollo e integración de celdas estándar para mejorar la eficiencia de ejecución. Experiencia en el uso de Python/TCL/Perl. Conocimiento de modelado FE/Verilog y/o VHDL, y experiencia con diversas herramientas EDA para caracterización, síntesis, colocación y enrutamiento, simulación Verilog, simulación Spice, verificación formal, DRC/LVS, extracción RC y/o caracterización de bibliotecas. Comprensión demostrada de la física de dispositivos y procesos. Familiaridad con el ecosistema de fundición y las prácticas de evaluación comparativa.