Estados Unidos
Roku
Tenstorrent
Ingeniero de Diseño Físico: Interfaz Die-to-Die (RTL a GDSII)
Estados Unidos
Santa Clara, California, United States
Python
Traducción automática. Consulta el original.
Sobre la oportunidad
Tenstorrent lidera la industria en tecnología de IA de vanguardia, revolucionando las expectativas de rendimiento, la facilidad de uso y la eficiencia de costes. Con la IA redefiniendo el paradigma de la computación, las soluciones deben evolucionar para unificar innovaciones en modelos de software, compiladores, plataformas, redes y semiconductores. Nuestro diverso equipo de tecnólogos ha desarrollado una CPU RISC-V de alto rendimiento desde cero y comparte una pasión por la IA y un profundo deseo de construir la mejor plataforma de IA posible. Valoramos la colaboración, la curiosidad y el compromiso de resolver problemas complejos. Estamos ampliando nuestro equipo y buscamos colaboradores de todos los niveles de experiencia.
Tenstorrent busca un Ingeniero de Diseño Físico altamente cualificado para liderar la implementación física crítica de Die-to-Die (D2D) desde RTL a GDSII. Este puesto requiere una profunda experiencia en el flujo completo de diseño físico con un enfoque específico en el cierre de interfaces D2D de alta velocidad para arquitecturas multi-die/chiplet.
Qué aprenderás
Este puesto es un puesto remoto abierto a cualquier ubicación en los EE. UU.
Damos la bienvenida a candidatos con diversos niveles de experiencia para este puesto. Durante el proceso de entrevista, se evaluará a los candidatos para determinar el nivel adecuado y las ofertas se ajustarán a dicho nivel, el cual podría diferir del indicado en esta publicación.
- Cómo implementar y cerrar interfaces D2D de vanguardia en arquitecturas avanzadas multi-die/chiplet.
- Estrategias avanzadas para la co-optimización de enrutamiento, red de alimentación y temporización para enlaces de alta velocidad entre dies.
- Técnicas de integración más profundas trabajando con equipos de PHY analógica, incluyendo entrega de modelos (LEF/LIB) y diseño de interfaz basado en restricciones.
- Cómo impulsar metodologías de PD repetibles y escalables para interfaces de alta velocidad que puedan aprovecharse en futuros chiplets y productos.
Este puesto requiere acceso a tecnología que necesita una licencia de exportación de los EE. UU. para personas cuya ciudadanía o residencia permanente más reciente sea un país de los Grupos de Países D:1, E1 o E2 de la EAR de los EE. UU.
Esta oferta de empleo está supeditada a que el solicitante sea elegible para acceder a tecnología sujeta a control de exportaciones de los EE. UU. Debido a las leyes de exportación de los EE. UU., incluidas las codificadas en las Regulaciones de Administración de Exportaciones (EAR) de los EE. UU., la Compañía debe garantizar el cumplimiento de estas leyes al transferir tecnología a nacionales de ciertos países (como los Grupos de Países D:1, E1 y E2 de la EAR). Estos requisitos se aplican a personas ubicadas en los EE. UU. y en todos los países fuera de los EE. UU. Dado que el puesto ofrecido tendrá acceso directo y/o indirecto a información, sistemas o tecnologías sujetos a estas leyes, la oferta puede estar supeditada a su estatus de ciudadanía/residencia permanente o a su capacidad para obtener la aprobación de licencia previa del Departamento de Comercio de los EE. UU. o la agencia federal correspondiente. Si el empleo no fuera posible debido a las leyes de exportación de los EE. UU., cualquier oferta de empleo será rescindida.
Quién eres
- Un Ingeniero de Diseño Físico ASIC experimentado con 5+ años en nodos avanzados (7nm o inferiores) y múltiples tapeouts exitosos.
- Sólidos conocimientos en implementación de chip completo, con capacidad para gestionar bloques desde RTL a GDSII en síntesis, planificación de suelo (floorplanning), colocación y enrutamiento (place-and-route), CTS y cierre de diseño (sign-off).
- Profundamente familiarizado con interfaces de alta velocidad (D2D, PCIe, HBM, SerDes) y los desafíos físicos asociados (temporización, integridad de señal, integridad de potencia).
- Orientado al detalle y metódico con STA, restricciones y cierre para diseños complejos de alta velocidad.
- Un solucionador de problemas práctico al que le gusta colaborar con equipos analógicos, digitales y de chip completo para depurar problemas difíciles.
- Aportar una base académica sólida: Grado/Máster en Ingeniería Eléctrica/Informática o campo relacionado.
Qué necesitamos
- Liderar la implementación física y el cierre de Die-to-Die (D2D), llevando PHYs/controladores D2D de alta velocidad desde netlist hasta tapeout.
- Gestionar el flujo completo de PD (RTL a GDSII): síntesis, floorplanning, P&R, CTS, optimización y sign-off.
- Impulsar la temporización y verificación, incluyendo STA completo (setup/hold), análisis de SI (crosstalk, caída IR) y lograr una calidad de sign-off de DRC/LVS.
- Mejorar y mantener metodologías de diseño físico, flujos y scripts de automatización (Tcl, Python), con un enfoque específico en el enrutamiento D2D, diseño de red de alimentación y cierre de temporización.
- Colaborar estrechamente con los equipos de chip completo/chiplet para cumplir con todos los requisitos de tapeout y con el equipo de diseño analógico para resolver problemas de interfaz (LEF/LIB, restricciones, integración/depuración).
- Aplicar una sólida experiencia en herramientas EDA de Synopsys/Cadence/Mentor para implementación, análisis y verificación.
La compensación para todos los ingenieros en Tenstorrent oscila entre $100k y $500k, incluyendo objetivos de compensación base y variable. La experiencia, las habilidades, la educación, los antecedentes y la ubicación influyen en la oferta final realizada.
Tenstorrent ofrece un paquete de compensación y beneficios altamente competitivo, y somos un empleador que ofrece igualdad de oportunidades.
Más oportunidades con un solo perfil
¿Quieres optar a más puestos sin repetir todo el proceso? Crea tu perfil para que te encuentren las empresas que usan Nort.
Crear mi perfilSigue explorando
Redwood Materials
CoreWeave
