Esri
Tensordyne
Ingeniero/a STA ASIC Staff
Sobre nuestra empresa - Tensordyne
La inteligencia artificial (IA) está transformando nuestro mundo. Puede realizar funciones cognitivas que antes solo los humanos podían hacer, como percibir interacciones entre diferentes modalidades y entornos, con la capacidad de aprender rápidamente y luego resolver problemas complejos. Tensordyne es una empresa de soluciones de sistemas de IA que construye sistemas de inferencia de IA generativa de muy alto rendimiento y bajo consumo. Nuestra misión, a través de la creación de silicio, hardware y software personalizados, es permitir la aceleración de la inferencia de IA generativa multimodal a escala, con sistemas seguros, sostenibles y de alto rendimiento para nuestros clientes de centros de datos hiperscalares y neocloud. Estamos a la vanguardia del avance de la investigación y las mejoras de productos para soluciones de inferencia de IA generativa que harán que la IA sea aún más ventajosa para nuevas y atractivas aplicaciones de IA generativa.
Tensordyne es una startup bien financiada y de ritmo rápido con sedes en Sunnyvale, CA, y Múnich, Alemania. También contamos con muchos miembros talentosos del equipo trabajando de forma remota en América del Norte y Europa. Cuidamos a nuestra gente y a sus familias con beneficios integrales, compensación competitiva, opciones de gasto flexible y programas asociados, porque la construcción de tecnología que define categorías comienza con un equipo sano y apoyado. ¡Únete a nosotros mientras damos forma al futuro de la inteligencia artificial generativa multimodal!
La cultura de Tensordyne se construyó sobre los siguientes valores
- Priorizar a las personas. Solo tenemos éxito cuando nuestra gente tiene éxito.
- Ética e integridad siempre; Ser abierto, honesto y respetuoso con todos.
- Piensa en grande. Sé ambicioso y ten objetivos audaces.
- Busca la excelencia. La calidad y la excelencia cuentan en todo lo que hacemos.
- Hazlo tuyo y termínalo. ¡Los resultados importan!
- Haz que cada persona sea mejor junta de lo que sería individualmente.
- Abraza las diferencias de los demás y acepta que habrá diferencias.
La Oportunidad
En este rol de liderazgo, liderarás el diseño físico STA ASIC y el desarrollo del flujo de ingeniería asociado para los productos de aceleración de inferencia de IA generativa multimodal de Tensordyne. Como miembro senior valorado de nuestro equipo ASIC, guiarás y asistirás a tus colegas para ayudar a mejorar el diseño físico frontend con respecto a STA tanto a nivel de bloque como de chip completo dentro de un entorno de desarrollo HPC rápido y ágil que utiliza modelos de vanguardia GenAI, herramientas EDA de empresas externas como Cadence/Synopsys, así como flujos desarrollados internamente. Impulsarás los flujos de exploración de optimización, implementación y temporización de Tensordyne (incluye como mínimo STA jerárquico, análisis de temporización, análisis de reloj) y tecnologías para el flujo STA completo del chip ASIC. Tus contribuciones innovarán y mejorarán continuamente sistemas y herramientas escalables, confiables y de alto rendimiento para habilitar la próxima generación de productos de Tensordyne. Este es un rol práctico ideal para expertos en STA de diseño físico ASIC que tienen una formación de ingeniería multidisciplinaria, junto con un gran interés en IA generativa y una pasión por diseñar, depurar, optimizar y encontrar soluciones EDA creativas para desafíos técnicos complejos. En este rol, trabajarás muy de cerca con los miembros de tu equipo ASIC que participan en el diseño y la verificación de los productos de Tensordyne, para comprender y mejorar sus flujos y necesidades de EDA.
Lo que aportarás
- Más de 10 años de experiencia práctica en ingeniería ASIC, que incluye un profundo conocimiento de los flujos de diseño físico de chips VLSI/SoC, con herramientas EDA como Cadence/Synopsys PrimeTime/Tempus, metodología de reloj y desarrollo de restricciones jerárquicas.
- Sólido conocimiento de diseño físico para análisis STA y capacidad para escribir SDCs para interfaces IP de alta velocidad como PCIe, SerDes y otros bloques de dominio de reloj múltiple.
- Un líder técnico contribuidor individual, sin informes directos inicialmente, que se encarga del cierre de temporización de chip completo y el flujo de signoff.
- Experiencia liderando y apoyando al equipo de diseño backend con la comprensión de los problemas de temporización STA, árboles de reloj, enrutamiento y comprensión de la generación de ECO de temporización para nivel de bloque y nivel de chip completo.
- Comprensión del uso de la herramienta Genus/Innovus con respecto a STA.
- Excelentes habilidades analíticas, escritas y verbales de interacción interpersonal, junto con la capacidad de colaborar productivamente dentro de un equipo de ingeniería global que se mueve a un ritmo de startup.
- Título de Grado o Máster en Informática, Ingeniería Informática, Ingeniería Eléctrica o un campo técnico relacionado.
Tensordyne es un empleador que ofrece igualdad de oportunidades. Creemos que un equipo diverso es mejor para abordar problemas complejos y proponer soluciones innovadoras. Todos los solicitantes calificados recibirán consideración para el empleo sin distinción de edad, color, identidad o expresión de género, estado civil, origen nacional, discapacidad, estado de veterano protegido, raza, religión, embarazo, orientación sexual o cualquier otra característica protegida por las leyes, regulaciones y ordenanzas aplicables.
Una nota para las agencias de contratación: Por favor, no contacten a los empleados o líderes de Tensordyne sobre nuestros puestos, nosotros nos encargamos. No aceptamos currículums de agencias no solicitados y no somos responsables de ninguna tarifa relacionada con currículums no solicitados. Gracias por su comprensión.
