Unity Technologies
Celero Communications, Inc.
Ingeniero de diseño DSP - FEC
Sobre el puesto
Celero Communications Inc. es una start-up emocionante y de rápido crecimiento en la industria de los semiconductores, que supera los límites con tecnologías innovadoras que impulsan la infraestructura de centros de datos e IA más avanzada del mundo.
Buscamos ingenieros cualificados y motivados para unirse a nuestro equipo y ayudarnos a construir transceptores ópticos para módems ópticos de próxima generación. El candidato ideal debe tener una sólida formación teórica en teoría de la codificación, comunicaciones digitales y técnicas de corrección de errores, con experiencia en el desarrollo de algoritmos de corrección de errores hacia adelante (FEC) de alto rendimiento para sistemas de comunicación de alta velocidad. Se valorará a los candidatos con experiencia en el sector.
Rango salarial
Ubicaciones: Ottawa, Ontario, Canadá y Vancouver, Columbia Británica, Canadá
$150,000 - $250,000 base anual
La oferta final se determinará en función de las habilidades, la experiencia, las cualificaciones y la ubicación relacionadas con el puesto.
Responsabilidades principales
- Investigar, desarrollar y evaluar esquemas de corrección de errores hacia adelante (FEC) para sistemas de comunicación óptica de alta velocidad.
- Diseñar y optimizar algoritmos FEC de decisión blanda adecuados para implementaciones de módems ópticos de alto rendimiento.
- Desarrollar y evaluar esquemas de codificación como LDPC, códigos de escalera (staircase codes) o arquitecturas FEC de alto rendimiento relacionadas.
- Modelar y simular el rendimiento de FEC en sistemas de comunicación óptica, incluida la interacción con bloques DSP y las degradaciones del canal.
- Analizar las compensaciones de rendimiento, incluyendo la ganancia de codificación, la latencia, el rendimiento y la complejidad de la implementación.
- Desarrollar modelos de simulación de punto flotante y punto fijo para la verificación de algoritmos.
- Implementar modelos precisos a nivel de bit y de ciclo que respalden la implementación en ASIC.
- Colaborar estrechamente con los equipos de DSP, ASIC, firmware y verificación para garantizar una implementación de hardware eficiente.
- Documentar el diseño de algoritmos y los resultados de las simulaciones.
Cualificaciones preferentes
- Máster o doctorado en Ingeniería Eléctrica, Matemáticas, Ingeniería Informática o un campo relacionado.
- Sólida formación en teoría de la codificación y algoritmos de corrección de errores.
- Experiencia con esquemas FEC para sistemas de comunicación, particularmente FEC de decisión blanda.
- Familiaridad con LDPC, códigos de escalera, códigos de producto o técnicas FEC modernas relacionadas.
- Experiencia en la evaluación de la ganancia de codificación, el rendimiento de BER y la complejidad del decodificador.
- Experiencia en programación en C++, Python, MATLAB o lenguajes similares.
- Experiencia en el modelado de sistemas de comunicación.
- Familiaridad con algoritmos DSP para sistemas de comunicación.
- Experiencia con sistemas de control de versiones, específicamente GitHub.
- La familiaridad con las consideraciones de implementación de hardware y lenguajes como Verilog o VHDL es una ventaja.
- Jugador de equipo con una mentalidad centrada en la entrega exitosa del primer producto.
Por qué unirse a nosotros
- La oportunidad de desempeñar un papel fundamental en una start-up de semiconductores de alto crecimiento.
- Trabajar en tecnologías de comunicación óptica de vanguardia que impulsan la IA y los centros de datos a hiperescala.
- Una cultura de equipo internacional y colaborativa donde se valoran las ideas y la iniciativa.
- La oportunidad de crecer junto a Celero a medida que escalamos y damos forma al futuro de nuestra industria.
