Estados Unidos
Nominal
Celero Communications, Inc.
Ingeniero de Diseño ASIC - Diseño DSP Digital y Señal Mixta/Analógica
Estados Unidos
Irvine, California, United States · San Jose, California, United States
Python
Traducción automática. Consulta el original.
¿Por qué unirse a Celero?
Ingeniero de Diseño ASIC
Celero Communications es una startup de semiconductores emocionante y en rápido crecimiento que desarrolla tecnologías innovadoras que impulsan la infraestructura de IA y centros de datos de próxima generación. Nuestros productos permiten conectividad óptica de alto rendimiento y transceptores y módems ópticos de próxima generación.
Celero busca un Ingeniero de Diseño ASIC altamente cualificado y motivado para unirse a nuestro equipo y contribuir al desarrollo de ASICs avanzados para sistemas de comunicación óptica de alta velocidad. El candidato ideal tendrá una sólida experiencia en diseño digital de ASIC combinada con experiencia práctica en tecnologías DSP, analógicas y/o SerDes.
En Celero, tendrás la oportunidad de trabajar en tecnologías de semiconductores desafiantes y de alto rendimiento en la intersección de la infraestructura de IA, las comunicaciones ópticas, el diseño DSP, SerDes y de señal mixta.
Trabajarás en estrecha colaboración con ingenieros experimentados de múltiples disciplinas y tendrás la oportunidad de realizar contribuciones significativas a los productos desde la arquitectura hasta el silicio.
Qué Harás
- Diseñar e implementar circuitos digitales de alto rendimiento y bloques ASIC utilizando Verilog y SystemVerilog.
- Desarrollar e integrar funcionalidad DSP, de comunicación digital y SerDes de alta velocidad en diseños ASIC complejos.
- Trabajar en estrecha colaboración con los equipos de Diseño Analógico, SerDes, DSP, Arquitectura, Verificación, Diseño Físico y de Sistemas para desarrollar e integrar ASICs de señal mixta.
- Participar en el diseño y desarrollo de rutas de datos de alta velocidad, bloques de procesamiento de señales, lógica de control e interfaces para sistemas de comunicación óptica.
- Realizar síntesis, análisis de temporización, lint, equivalencia formal, Clock Domain Crossing (CDC) y actividades relacionadas de implementación y signoff de ASIC.
- Optimizar diseños para rendimiento, consumo de energía y área (PPA).
- Realizar simulación y depuración de RTL para garantizar la funcionalidad y el rendimiento del diseño.
- Contribuir a la integración a nivel de bloque y de nivel superior, verificación y puesta en marcha del silicio.
- Participar en revisiones de arquitectura y diseño y proporcionar orientación técnica a otros ingenieros.
- Colaborar con equipos multifuncionales para solucionar problemas complejos de diseño y a nivel de sistema.
- Desarrollar scripts y automatización utilizando Python, Tcl o lenguajes similares para mejorar la eficiencia del diseño y la verificación.
- Contribuir al desarrollo de ASIC desde la arquitectura y RTL hasta el tapeout y la validación del silicio.
Qué Aportarás
- Título de Grado o superior en Ingeniería Eléctrica, Ingeniería Informática o un campo relacionado.
- 5+ años de experiencia en diseño digital de ASIC, con propiedad demostrada de bloques o subsistemas ASIC complejos.
- Sólida experiencia en Verilog y/o SystemVerilog.
- Sólida comprensión de los principios de diseño digital, diseño RTL y metodologías de desarrollo de ASIC.
- Experiencia práctica con flujos de diseño de ASIC y herramientas EDA estándar de la industria.
- Sólidos conocimientos en una o más de las siguientes áreas:
- Procesamiento Digital de Señales (DSP)
- SerDes de alta velocidad
- Circuitos Integrados Analógicos/de Señal Mixta
- Comunicaciones digitales
- Comunicaciones ópticas
- Experiencia trabajando con algoritmos DSP, arquitecturas de rutas de datos, FEC, ecualización, modulación/demodulación u otras tecnologías de comunicación de alta velocidad.
- Comprensión de arquitecturas SerDes e interfaces de alta velocidad, incluyendo rutas de datos TX/RX, ecualización, temporización (clocking) e interfaces de señal mixta relacionadas.
- Experiencia colaborando con equipos de diseño Analógico y de Señal Mixta y comprensión de la interacción entre bloques digitales, analógicos y SerDes.
- Experiencia con síntesis, análisis estático de temporización, Lint, CDC, verificación formal y simulación RTL.
- Familiaridad con metodologías de verificación como UVM y/o verificación formal.
- Conocimiento de técnicas de diseño de bajo consumo y optimización PPA.
- Sólidas habilidades analíticas y de resolución de problemas.
- Excelentes habilidades de comunicación y trabajo en equipo con la capacidad de trabajar eficazmente en un entorno de startup de ritmo rápido.
Cualificaciones Preferidas
- Experiencia en el diseño de ASICs para comunicaciones ópticas, transceptores ópticos, comunicaciones coherentes o redes de alta velocidad.
- Experiencia con DSP coherente, FEC, esquemas de modulación, ecualización o recuperación de datos de alta velocidad.
- Experiencia con arquitecturas SerDes, incluyendo TX/RX, CDR, PLL, CTLE, DFE, interfaces ADC/DAC o circuitos de señal mixta de alta velocidad relacionados.
- Experiencia trabajando con tecnologías de procesos de semiconductores avanzados.
- Experiencia llevando ASICs desde la arquitectura/RTL a través de la síntesis, implementación física, tapeout y puesta en marcha del silicio.
- Experiencia trabajando con MATLAB, Python, Tcl u otras herramientas de modelado y automatización.
- Comprensión de los estándares de comunicación óptica y protocolos de redes de alta velocidad.
- Experiencia trabajando en un entorno de desarrollo de semiconductores de startup o de ritmo rápido.
Rango Salarial Base Anual para EE. UU.: $150,000 - $250,000 (La oferta final se determinará en función de las habilidades, experiencia, cualificaciones y ubicación relacionadas con el puesto.)
Más oportunidades con un solo perfil
¿Quieres optar a más puestos sin repetir todo el proceso? Crea tu perfil para que te encuentren las empresas que usan Nort.
Crear mi perfil